一种宽频率调谐范围的前馈型VCO设计.pdf
《一种宽频率调谐范围的前馈型VCO设计.pdf》由会员分享,可在线阅读,更多相关《一种宽频率调谐范围的前馈型VCO设计.pdf(8页珍藏版)》请在咨信网上搜索。
1、为满足 SerDes(SERializer/DESerializer)接收端相位插值型时钟数据恢复电路(CDR)对正交多相时钟的要求,采用 22 nm CMOS 工艺,设计了一种具有宽频率调谐范围,可产生 12 相时钟的前馈型环形压控振荡器(VCO)。电路包括频率调节电路和前馈型 VCO 电路两个部分。频率调节电路采用粗细调结构增大了振荡器调谐范围,实现了频率的精确调节;前馈型 VCO 通过辅助前馈通路形成 5 级环形振荡器,提高了振荡频率,产生的 12 相正交时钟也提高了插值线性度。仿真验证结果表明:所设计的 VCO 输出频率范围为 2.2111.23 GHz,8 GHz 频率下振荡器的相位
2、噪声为-93.1 dBc/Hz 1 MHz,-114.05 dBc/Hz 10 MHz,功耗为 5.18 mW。关键词:前馈型;VCO;正交多相;频率调谐范围;相位噪声中图分类号:TN753.5文献标识码:ADOI:10.14106/ki.1001-2028.2023.1658引用格式:岳旭龙,唐威.一种宽频率调谐范围的前馈型 VCO 设计 J.电子元件与材料,2023,42(6):722-728.Reference format:YUE Xulong,TANG Wei.Design of a feed-forward VCO with wide frequency tuning range
3、J.Electronic Components and Materials,2023,42(6):722-728.Design of a feed-forward VCO with wide frequency tuning rangeYUE Xulong,TANG Wei(School of Electronic Engineering,Xian University of Post and Telecommunications,Xian 710121,China)Abstract:To satisfy the requirement of serializer/deserializer(S
4、erDes)receiver phase interpolation clock and data recoverycircuit(CDR)for the quadrature multiphase clock,a feed-forward ring voltage-controlled oscillator(VCO)was designedwith wide frequency tuning range and capability of generating a 12-phase clock using 22 nm CMOS process.The circuit hadtwo parts
5、,namely,the frequency regulation circuit and the feed-forward VCO circuit.The frequency regulation circuitadopted both coarse and fine tuning structure to increase the tuning range of the oscillator and realize precise adjustment of thefrequency.The feed-forward VCO formed a 5-stage ring oscillator
6、through the auxiliary feed-forward path,which increasedthe oscillation frequency and improved the interpolation linearity of the 12-phase quadrature clock generator.The simulationresults show that the designed VCO output frequency range is 2.21-11.23 GHz.The phase noise is-93.1 dBc/Hz 1 MHz,-114.05
7、dBc/Hz 10 MHz at 8 GHz.The power consumption is 5.18 mW.Keywords:feed-forward type;VCO;quadrature multiphase;frequency tuning range;phase noise 近年来,自动驾驶、云计算、人工智能等热点应用 的 快 速 发 展 离 不 开 高 速 数 据 的 传 输,SerDes(SERializer/DESerializer)技术可实现时分多路复用和点对点通信,已成为实现高速数据传输高效且经济的方式1。目前,Credo 公司已经基于 TSMC 4 nm 工艺设计出了
8、112G PAM4 SerDes IP,这套可覆盖各种传输距离且功耗可编程的 IP,能够满足众多领域的需求。环形压控振荡器(Ring-VCO)是为时钟数据恢复电路(CDR)提供多相正交时钟的重要电路,其性能直接影响到 CDR 恢复时钟的性能2。设计一款适用于 CDR的高性能 Ring-VCO 具有一定挑战性,在保证产生多相正交时钟的同时也应尽可能扩大频率调谐范围,以适应 SerDes 不同传输速率下对时钟频率的灵活选择以及在非理想的温度和工艺环境下能得到所需频率3。采用前馈型 VCO 是满足 CDR 时钟需求的一种有效方法,通过前馈通路形成多个振荡环路,形成的较小环岳旭龙,等:一种宽频率调谐范
9、围的前馈型 VCO 设计路也提高了振荡频率,而且由于纳米级 CMOS 工艺的速度优势,前馈型 VCO 可产生数 GHz 频率正交偶数相的高速时钟4。当 Ring-VCO 使用粗细调结构的频率调节电路时,可以使频率近似地跟随电流成比例变化,增大了频率调谐范围,所需振荡频率较低时可以通过减小电流来降低功耗。Sun 等4对 8 相前馈型VCO 的振荡模式、频率和相位噪声进行了对比,在相同频率和功耗下,2 个主路径上的反相器和 1 个前馈路径上的反相器(2D+1F)比 4 个主路径上的反相器和1 个前馈路径上的反相器(4D+1F)结构有更好的相位噪声,但 2D+1F 结构会产生双峰振荡的问题,需要额外
10、的 辅 助 通 路 来 避 免,增 加 了 电 路 设 计 的 难 度。Wang5建立了前馈环形振荡器(FRO)的线性模型,并利用该模型对五级 FRO 的最高振荡频率进行了优化,但不能产生偶数相正交时钟,不适用于 CDR 电路。本文根据半速率插值型 CDR 架构,设计了一款具有频率粗细调节功能、可产生 12 相时钟的前馈型VCO。频率粗细调节功能的实现,扩大了可调频率范围,保证了不同工艺和温度条件下能够得到所需频率;并且与 4 相、8 相时钟相比,使用 12 相时钟进行相位插值提高了插值线性度,从而可以更精确地恢复出CDR 的时钟,满足半速率插值型 CDR 的时钟需求。1 电路设计VCO 是通
11、过改变控制电压来改变信号输出频率的振荡电路,是一个闭环的反馈系统,电路振荡必须要满足巴克豪森准则6:H(j)1,H(j)=180(1)环形振荡器的振荡频率可以表示为:f0=12NtdId2NCGVswthnCox2WLVDD-Vt()22N(CoxWL)(VDD2)(2)式中:N 为环形振荡器延迟单元的级数;td为将晶体管栅极电容充电到开关阈值电压 Vswth的时间;Id为前一级近似恒定的电流;CG为 MOS 管栅极电容;n为载流子迁移率;Cox为单位面积栅氧化层电容;W 和 L 分别为 MOS 管沟道的宽和长;Vt为 MOS 管阈值电压。为得到较高的振荡频率,设计 VCO 时通常会选用较小的
12、延迟单元级数7。图1 为传统的 VCO 电路结构,由于控制电压 Vc与注入振荡器的电流 Ic是平方关系,为了优化调谐线性度,使用了源极负反馈结构,该结构中电流大小为:I1=Vc1/gm1+Rs(3)式中:Rs为源级电阻;gm1为 MOS 管跨导。当 Rs1/gm1时,式(3)可变为 I1=Vc/Rs,VCO 的调谐线性度得到了改善。使用源极负反馈结构后,尾电流源的输出电阻由原来只用一个 NMOS 管的 r0变成下式:Rout=(1+gm1r0)Rs+r0 gm1r0Rs(4)由式(4)可得,此结构的输出电阻增大,因此有更好的恒流源特性。同时,源极电阻的存在降低了源极负反馈的等效跨导,从而减小了
13、 M1 的闪烁噪声,但噪声的减小是以降低 KVCO为代价的,最终导致频率调谐范围减小,无法保证在非理想的工艺和温度环境下得到需要的频率8。由于 M3 管的源端直接与电源相连,电源上的噪声会直接传递到 VCO 输出节点,使 VCO 相位噪声性能变差。为了优化 VCO 相位噪声和增大频率调谐范围,本文提出了一种数字编码控制的频率调节电路。图 1 传统的 VCO 电路结构Fig.1 Conventional VCO circuit structure图 1 所示由奇数级反相器组成的单端 Ring-VCO很少用于高性能芯片中,因为它不能产生偶数相输出,而且相位噪声很差9。使用偶数级反相器组成的单端Ri
14、ng-VCO 因不能产生非零频率会一直处于锁定状态,因此需要额外的电流通路改变振荡模式。使用前馈型VCO 是解决该问题的有效方法,通过增加前馈电流通路使某些模式下的自增益大于零频率模式时的自增益,从而使电路振荡,前馈电流通路的形成也提高了振荡327电子元件与材料频率。同时所设计的 VCO 要保证相位插值型 CDR 的插值线性度,理想情况下输出时钟的相位要与相位插值器的控制位呈线性关系:0=kPIn(5)式中:kPI为插值器的增益;n 为控制码。若 kPI不变,当 n 从 0 增加到 N 时,输出相位从 0 变化到 2。假设两个相邻时钟 clk1=sin(t),clk2=sin(t+d),权重系
15、数分别为 A1和 A2,d是两时钟的相位差,输出时钟信号可以通过对 clk1和 clk2进行相位插值得到:Vout=A1sin(t)+A2sin(t+d)(6)令 a=A1+A2cosd,b=A2sind,对式(6)整理可得:Vout=a2+b2sin(t+0)(7)输出信号的幅度和相位是由 A1、A2和 d决定的,即:a2+b2=A21+2A1A2cosd+A22(8)0=arctan(A2sindA1+A2cosd)(9)其中,A1和 A2与插值控制码 n 有关,一般将其调整为线性关系,由式(5)和式(9)可知,提高插值线性度需要使 clk1和 clk2之间的相位差 d越小越好,这样每次调
16、整的相位步进 d/n 就越小,插值得到的时钟相位更精确10。因此相对于产生4 相位(d=90)和8 相位(d=45)的 VCO 相比,产生 12 相位(d=30)的VCO 可以提高相位插值电路的插值线性度。采用 12 相时钟的前馈型 VCO 不仅可以产生高频正交时钟,也保证了较好的插值线性度。数字编码控制的频率调节电路不仅优化了电路噪声性能,也增大了频率调谐范围。下面将分别介绍前馈型 VCO 电路和频率调节电路的设计。1.1 前馈型 VCO 电路设计如图 2 所示,所提出的前馈型 VCO 电路共由 24个反相器组成,主路径和前馈路径上的反相器分别用D 和 F 表示。如果只有主路径上的 12 个
17、反相器将无法振荡,通过添加前馈路径的 12 个反相器来改变主路径输出节点的相位,使主路径输出节点与频率有关的相移可以达到 30,因此经过 12 级反相器与频率有关的相移达到 360,满足振荡条件。以 X1 X5 X1为例,其中主路径上 X1X54 个反相器的尺寸是相同的,通过增大前馈路径 X5X11 个反相器的尺寸,可以增加前馈路径输出节点 X1的充放电电流,加快反相器的电平翻转速度。经过主路径上的 4 个反相器和前馈路径上的 1 个反相器,形成的 5 级环形振荡器极大提高了振荡频率。这样所提出的 VCO 既可以产生 12 相正交时钟的输出,又提高了振荡频率。图 2 所提出的前馈型 VCO 电
18、路Fig.2 The proposed feed-forward VCO circuit前馈型 VCO 形成的 5 级 Ring-VCO 输出节点的相位如图 3(a)所示,延迟单元等效模型如图 3(b)所示,采用主路径和前馈路径共同对输出节点 Vn注入电流的方式来加快反相器的电平翻转速度,并改变输出节点的相位,从而满足振荡条件。图 3(a)构成的 5 级 Ring-VCO 相位关系;(b)延迟单元等效电路模型Fig.3(a)Constituted 5-stage Ring-VCO phase relationship;(b)Equivalent circuit model of the del
19、ay unit427岳旭龙,等:一种宽频率调谐范围的前馈型 VCO 设计处于稳定振荡状态的振荡器,任意两个节点的信号具有恒定的相位关系,因此对于 Vn与 Vn+4节点可以得到:Vn+4=Vne-j1(10)式中:1为 Vn与 Vn+4之间的相位差,因此 1=2/3。根据延迟单元等效电路由基尔霍夫电流定律可得:-(gmVn-1+gm1Vn+4)(R/1jRC)=Vn(11)将式(10)代入式(11)可得单级延迟单元的传输函数为:H(j)=VnVn-1=-gmRj(RC-sin1gm1R)+gm1cos1R+1(12)式中:R 为反相延迟单元的等效输出电阻;C 为每个节点上反相延迟单元总的寄生电容
20、;gm为主环路中反相延迟单元的跨导;gm1为前馈支路的跨导。所得到的传输函数需要满足巴克豪森判据中的相位条件:VnVn-1=arctanRC-sin1gm1Rgm1cos1R+1=(13)式中:为相邻延迟单元的相位差。两边同取正切函数得:RC-sin1gm1R=tan(gm1cos1R+1)(14)可得频率表达式为:=tanRC+gm1(tancos1+sin1)C(15)振荡频率 的第一项是主环路的工作频率,第二项为添加前馈支路后频率的增加量。振荡频率 主要与相邻延迟单元间的相位差 (Ring-VCO 的级数 N)、反相延迟单元的等效负载电阻 R、每个节点反相延迟单元总寄生电容 C 和前馈支
21、路跨导 gm1密切相关,其中增加级数 N 或者使等效负载电阻和总寄生电容 C 增加会降低频率,增加前馈支路的等效跨导 gm1可以增加振荡频率,但其增加量有一定限制。除了满足相位条件以外,还需要满足巴克豪森幅值条件,即:H(j)=gmR(gm1cos1R+1)2+(RC-sin1gm1R)2 1(16)将式(14)代入到式(16)中整理可得,当 gm1R2 时:(gm+33gm1)R 2 33(17)在上述约束条件成立时,满足巴克豪森的幅值条件,振荡器可以起振。1.2 频率调节电路设计所提出的频率调节电路如图 4 所示,实际上是一个控制电压转换为电流(V/I)的电路,由频率粗调部分和细调部分组成
22、。频率粗调部分通过控制传输门的开关来控制工作频段,可同时打开多条通路,增大调谐范围。电流经 PMOS 复制到频率细调部分对相应频段内的频率进行细调。其中频率细调部分的电流源采用了共源共栅结构,有效避免了电源耦合到振荡器输出节点的噪声。频率粗调部分由图 4 左侧带传输门的 NMOS 单元组成,NMOS 管栅端由固定电压 Vb偏置,通过控制每条路径 NMOS 管栅端传输门的开关来控制开启电流支路的条数,从而改变粗调电流的大小,最终改变频率使其处于不同的频率区间,其中控制位 freq_ sw由二进制码控制。采用图 5 所示改变级联晶体管与并联晶体管个数的方式实现图 4 NMOS 单元 M0 M9 权
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 一种 宽频 调谐 范围 前馈型 VCO 设计
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【自信****多点】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【自信****多点】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。