一种SoC时钟复位管理电路设计与验证_李超.pdf
《一种SoC时钟复位管理电路设计与验证_李超.pdf》由会员分享,可在线阅读,更多相关《一种SoC时钟复位管理电路设计与验证_李超.pdf(5页珍藏版)》请在咨信网上搜索。
1、提出一种适用于片上系统的时钟与复位管理电路,并搭建验证平台予以验证。该设计集成复位信号生成电路、复位同步释放电路、基准电压源、压控振荡器、锁相环、时钟门控电路等。数字电路设计基于 标准单元库搭建,基于 语言搭建了一个功能完备的自动化测试平台,代码覆盖率与功能覆盖率达到 。相比传统设计,该电路所有单元均在内部,集成度高、可靠性强。关键词:;时钟管理;复位管理;覆盖率;功耗控制中图分类号:文献标识码:,(,;,):,:;引言时钟复位电路是 中必不可少的基础核心单元,可调控各个电路模块的复位顺序、时钟频率、动态功耗。片外时钟源的不稳定性会影响 的正常工作,降低时钟系统的可靠性,例如片外时钟源失效、无
2、源器件损坏等。另外,异步复位系统信号与时钟关系不固定,一定概率会呈现亚稳态,无法保证复位的时间顺序,若同时间全部复位,则会造成已经复位的电路受未复位的电路影响。针对上述问题,提出一种片上时钟源方案提高可靠性,采用异步复位同步释放的策略替代异步复位,规避亚稳态问题,并调节复位顺序。设计使用的模拟:基准电压源()、压控振荡器()、锁相环()、复位信号生成电路()直接集成到 中,并引入数字验证技术,确保设计得到充分验证。时钟复位管理电路架构时钟复位管理电路的基本组成如图所示。电源上电后,产生复位信号,经过复位信号选择器,到同步复位电路与时钟信号合成多路同步复位信号。产生电压给 生成时钟,经过时钟选择
3、器、倍频后经过分频器生成路时钟,时钟配置网络控制生成 的各路时钟。图复位时钟电路架构 时钟电路设计 时钟电路的设计策略时钟源采用内部集成方式,当内部时钟源失效时可切换外部时钟,提升系统的可靠性。时钟信号经过倍频、分频敬请登录网站在线投稿()年第期 处理,针对 、总线、外设、存储提供不同频率的时钟,时钟选择与分频网络根据配置信号进行时钟速度调整。时钟的产生与处理片内集成的时钟源 的电压由 提供,输出时钟频率为 ,频率偏差为。时钟信号可采用片内的 进行倍频,倍频最高可达 倍输入频率,典型输出频率大于 。采用链式设计将输入的低速时钟倍频为高速时钟,提供给 各子单元。时钟门控单元时钟门控单元是多路时钟
4、切换电路的核心部分,控制每路时钟的输入源通断。选用的门控时钟单元如图所示,为锁存器加逻辑门的形式,当使能信号 有效时,锁存器打开,时钟传输通过,门控时钟单元提高了系统的稳定性,避免输出短脉冲影响电路正常工作。时钟切换电路集成多个时钟门控单元来选择时钟源。图门控时钟电路 功耗调控数字电路功耗分为静态功耗与动态功耗,动态功耗占绝大部分,控制动态功耗调节电路频率即可,单个门电路的动态功耗为:()式中,为单个门电路的总动态功耗,为门电路总的等效电容,是电源电压,是时钟频率。改变电路的频率 ,就可以实现动态功耗的调控。当电路进入空闲状态时,输出时钟切换到最低速度模式,即可降低 功耗。时钟电路具体逻辑图所
5、示为时钟电路逻辑连接图。产生模拟信号 ,送到 ,当 为时产生时钟,时钟稳定 需要 ,在这之前时钟无效。输出时钟 与外部时钟 经过 选择器输出,为时,输出 ;而当其为时,输出 。和 经或门产生控制信号。输出 分两路,一路连接 时钟选择器,另一路经过 倍频产生时钟 发送到 模块。将时钟进行倍频,倍频系数为,根据其输入控制信号 来控制,格式为二进制,当其全为时,倍频系数为,二进制 分别对应 倍频率输出。控制信号 为高时不倍频,直接输出;工作时设置为。在 为时,当使能控制信号 为时,输出时钟将保持为高电平,关闭。模块选择一路输出,控制信号 ,当其为时,输出为 ;当其为时,输出为 。旁路控制信号 由 和
6、 经过或门产生。图时钟电路逻辑连接图 的输出时钟 送至 时钟分频器,该模块将输入分为路输出时钟,、依次是输入时钟的、分频。年第期 路时钟送至 时钟选择器,输出由两个时钟选择控制信号 :控制,数字逻辑、分别对应输入时钟源 。的输出时钟 作为 的时钟,也连接 分频器,经过二分频的 ,与 经过一个选择器 后,作为总线的时钟。的控制信号 为时,的输入选择 ,与 同频率;为时,的输出选择 ,即总线频率是 频率的一半。模块 、功能与控制模式与 一致。的输出时钟 与时钟 经过时钟选择器 ,控制信号 来自芯片外部,为时输入选择 ;为时输入选择为 。的输出进入时钟控制器 ,该单元使能信号 为,时钟开启,否则关闭
7、。复位电路设计 复位电路设计策略复位系统设计时依据电路的功能属性按照优先级复位,确保各个系统复位正常。异步复位可能出现亚稳态,导致系统复位失败,同时异步复位对脉冲干扰敏感。为规避上述问题,采用异步复位同步释放的策略,当复位信号到来或者撤去时,经过如图的同步电路,只有在系统时钟上升沿到来时,信号才会被传送到输出端,以此实现异步复位同步释放。图所示电路每传输一级触发器,需要一个时钟,级触发器就会比级触发器多出个时钟间隔,以此方式实现复位信号的时间调控。图复位信号同步电路复位优先级顺序如下:第一优先级系统外设,第二优先级系统总线,第三优先级 ,第四优先级存储。同步复位信号的合成由时钟信号和异步复位信
8、号共同合成,时钟产生的先后顺序就是复位信号的产生顺序。当多个复位电路共用同一个时钟源调控复位时间顺序时,则使用多级串联触发器调控。复位电路时间控制与亚稳态抑制复位信号同步电路如图所示,是两个同步复位模块,其中 为触发器串联结构,同步 的复位信号,比用个触发器的 两级同步电路复位信号晚两个时钟单位,用来控制复位时的顺序,达到延时的设计效果。另一方面,复位电路出现亚稳态状况时,在时钟边沿间隔期间一级触发器就能够恢复稳定,第二级触发器就不会受亚稳态影响,三级四级触发器不受影响,从而避免复位电路输出亚稳态,此种设计也可滤除短脉冲与亚稳态信号。复位电路的逻辑复位电路逻辑连接图如图所示,是复位信号的逻辑连
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 一种 SoC 时钟 复位 管理 电路设计 验证
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【自信****多点】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【自信****多点】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。