一种SoC时钟复位管理电路设计与验证_李超.pdf

提出一种适用于片上系统的时钟与复位管理电路，并搭建验证平台予以验证。该设计集成复位信号生成电路、复位同步释放电路、基准电压源、压控振荡器、锁相环、时钟门控电路等。数字电路设计基于 标准单元库搭建，基于 语言搭建了一个功能完备的自动化测试平台，代码覆盖率与功能覆盖率达到 。相比传统设计，该电路所有单元均在内部，集成度高、可靠性强。关键词：；时钟管理；复位管理；覆盖率；功耗控制中图分类号：文献标识码：，（，；，）：，：；引言时钟复位电路是 中必不可少的基础核心单元，可调控各个电路模块的复位顺序、时钟频率、动态功耗。片外时钟源的不稳定性会影响 的正常工作，降低时钟系统的可靠性，例如片外时钟源失效、无源器件损坏等。另外，异步复位系统信号与时钟关系不固定，一定概率会呈现亚稳态，无法保证复位的时间顺序，若同时间全部复位，则会造成已经复位的电路受未复位的电路影响。针对上述问题，提出一种片上时钟源方案提高可靠性，采用异步复位同步释放的策略替代异步复位，规避亚稳态问题，并调节复位顺序。设计使用的模拟：基准电压源（）、压控振荡器（）、锁相环（）、复位信号生成电路（）直接集成到 中，并引入数字验证技术，确保设计得到充分验证。时钟复位管理电路架构时钟复位管理电路的基本组成如图所示。电源上电后，产生复位信号，经过复位信号选择器，到同步复位电路与时钟信号合成多路同步复位信号。产生电压给 生成时钟，经过时钟选择器、倍频后经过分频器生成路时钟，时钟配置网络控制生成 的各路时钟。图复位时钟电路架构 时钟电路设计 时钟电路的设计策略时钟源采用内部集成方式，当内部时钟源失效时可切换外部时钟，提升系统的可靠性。时钟信号经过倍频、分频敬请登录网站在线投稿（）年第期 处理，针对 、总线、外设、存储提供不同频率的时钟，时钟选择与分频网络根据配置信号进行时钟速度调整。时钟的产生与处理片内集成的时钟源 的电压由 提供，输出时钟频率为 ，频率偏差为。时钟信号可采用片内的 进行倍频，倍频最高可达 倍输入频率，典型输出频率大于 。采用链式设计将输入的低速时钟倍频为高速时钟，提供给 各子单元。时钟门控单元时钟门控单元是多路时钟切换电路的核心部分，控制每路时钟的输入源通断。选用的门控时钟单元如图所示，为锁存器加逻辑门的形式，当使能信号 有效时，锁存器打开，时钟传输通过，门控时钟单元提高了系统的稳定性，避免输出短脉冲影响电路正常工作。时钟切换电路集成多个时钟门控单元来选择时钟源。图门控时钟电路 功耗调控数字电路功耗分为静态功耗与动态功耗，动态功耗占绝大部分，控制动态功耗调节电路频率即可，单个门电路的动态功耗为：（）式中，为单个门电路的总动态功耗，为门电路总的等效电容，是电源电压，是时钟频率。改变电路的频率 ，就可以实现动态功耗的调控。当电路进入空闲状态时，输出时钟切换到最低速度模式，即可降低 功耗。时钟电路具体逻辑图所示为时钟电路逻辑连接图。产生模拟信号 ，送到 ，当 为时产生时钟，时钟稳定 需要 ，在这之前时钟无效。输出时钟 与外部时钟 经过 选择器输出，为时，输出 ；而当其为时，输出 。和 经或门产生控制信号。输出 分两路，一路连接 时钟选择器，另一路经过 倍频产生时钟 发送到 模块。将时钟进行倍频，倍频系数为，根据其输入控制信号 来控制，格式为二进制，当其全为时，倍频系数为，二进制 分别对应 倍频率输出。控制信号 为高时不倍频，直接输出；工作时设置为。在 为时，当使能控制信号 为时，输出时钟将保持为高电平，关闭。模块选择一路输出，控制信号 ，当其为时，输出为 ；当其为时，输出为 。旁路控制信号 由 和 经过或门产生。图时钟电路逻辑连接图 的输出时钟 送至 时钟分频器，该模块将输入分为路输出时钟，、依次是输入时钟的、分频。年第期 路时钟送至 时钟选择器，输出由两个时钟选择控制信号 ：控制，数字逻辑、分别对应输入时钟源 。的输出时钟 作为 的时钟，也连接 分频器，经过二分频的 ，与 经过一个选择器 后，作为总线的时钟。的控制信号 为时，的输入选择 ，与 同频率；为时，的输出选择 ，即总线频率是 频率的一半。模块 、功能与控制模式与 一致。的输出时钟 与时钟 经过时钟选择器 ，控制信号 来自芯片外部，为时输入选择 ；为时输入选择为 。的输出进入时钟控制器 ，该单元使能信号 为，时钟开启，否则关闭。复位电路设计 复位电路设计策略复位系统设计时依据电路的功能属性按照优先级复位，确保各个系统复位正常。异步复位可能出现亚稳态，导致系统复位失败，同时异步复位对脉冲干扰敏感。为规避上述问题，采用异步复位同步释放的策略，当复位信号到来或者撤去时，经过如图的同步电路，只有在系统时钟上升沿到来时，信号才会被传送到输出端，以此实现异步复位同步释放。图所示电路每传输一级触发器，需要一个时钟，级触发器就会比级触发器多出个时钟间隔，以此方式实现复位信号的时间调控。图复位信号同步电路复位优先级顺序如下：第一优先级系统外设，第二优先级系统总线，第三优先级 ，第四优先级存储。同步复位信号的合成由时钟信号和异步复位信号共同合成，时钟产生的先后顺序就是复位信号的产生顺序。当多个复位电路共用同一个时钟源调控复位时间顺序时，则使用多级串联触发器调控。复位电路时间控制与亚稳态抑制复位信号同步电路如图所示，是两个同步复位模块，其中 为触发器串联结构，同步 的复位信号，比用个触发器的 两级同步电路复位信号晚两个时钟单位，用来控制复位时的顺序，达到延时的设计效果。另一方面，复位电路出现亚稳态状况时，在时钟边沿间隔期间一级触发器就能够恢复稳定，第二级触发器就不会受亚稳态影响，三级四级触发器不受影响，从而避免复位电路输出亚稳态，此种设计也可滤除短脉冲与亚稳态信号。复位电路的逻辑复位电路逻辑连接图如图所示，是复位信号的逻辑连接图。首先 复位电路在上 电 之 后，会 产 生 一 个 的复位信号 ，为了防止 模块失效，加入一个旁路 信号的外部控制信号 ，两者经过一个或门生成 复位信号。当 为时，将一直为，此时 进入 模式；当 为时，的复位信号有效，将与外部的复位信号一起经过一个与门产生一个共同的复位信号 。为了使复位信号不影响寄存器失稳，复位信号都要求与其相应模块的时钟进行同步，其中特别的有 同步后的复位信号比其他的都晚两拍。图复位电路逻辑连接图 验证平台设计 验证平台设计策略验证平台基于 语言建立与 的接口，激励通过接口发送到待测设计中，也通过接口采集敬请登录网站在线投稿（）年第期 数据。验证以覆盖率驱动，建立测试功能点，使得测试进程可以量化为百分比，查看已覆盖的功能点及代码，掌控验证进度，全程追踪。覆盖率的统计结果推动测试往下走，进一步需要补充哪些测试用例覆盖没有测试到的代码以及功能点，实现代码覆盖率与功能覆盖率达到 。覆盖率包含功能覆盖率与代码覆概率。功能覆盖率由设计文档提取，主要是模式设置切换。代码覆盖率由仿真工具自动收集，包含个方面：行、有限状态机、路径、信号翻转和表达式。因设计调用标准单元库进行，只有行、信号翻转覆盖率，其他不做收集，以上确保每行代码都被验证到。验证点提取提取来自设计规范、列为单独验证的功能点，包含：正常模式组合，测试功能是否正常；模式随机切换，测试功能切换是否会产生错误操作；错误注入，观察是否产生超出预期的结果。验证平台验证平台组件包含待测设计模块与功能组件。功能组件包含驱动、接口、观测器、计分板、覆盖率统计。测试平台通过 接口与时钟复位模块连接，驱动部分按照测试需求发送激励信号。输出侧接口读到待测设计相应的逻辑值连接到观测器，观测器对读取的逻辑值进行分析处理，将处理后的信息发送到计分板模块、覆盖率统计模块。在覆盖率统计模块中，对待测设计提炼的功能点进行建模。在测试中，需反复查看覆盖率结果，分析结果，不断添加测试用例来增加覆盖率，确保每条 代码、每个功能点得到覆盖，覆盖率达到 。在计分板中分析观测器的数据并打印输出相应的报文，方便验证开发人员读取结果进行分析。报文信息显示各模块的工作模式、时钟频率、工作状态是否正常，并自动比较结果。使用波形查看软件逐个核对报文信息，在时序层次逐个对比，作为最终环节核定时序功能与设计是否一致。结果与分析 仿真测试结果图所示为复位信号时序。当异步复位信号 到来时，复位信号输出无动作，在时钟上升沿进行同步释放。复 位 信 号 是 在 第个 时 钟 信 号 上 升 沿，总线是在第个 上升沿，让 延后总线两个时钟，与设计一致。时钟频率切换如图所示，经过分频器生成路时图复位时序钟，时钟选择器切换时，输出给 的时钟 从倍频切换到倍频。图时钟频率切换 覆盖率与报文信息代码覆盖率与功能覆盖率统计结果如图所示，可以看到整个时钟复位电路的代码覆盖率达到 ，功能覆盖率达到 ，实现双 验证目标。图代码覆盖率与功能覆盖率统计结果 结果分析复位时序按照设计的时序进行，电路的时钟频率切换过程无异常发生。数字电路部分经过完整验证，功能覆盖率、代码覆盖率达到 ，表明电路所有正常模式功能、模式切换功能、错误设置下的表现均达到设计指标。结语本文设计了一种高度集成的 时钟复位管理电路，验证平台对该电路进行了完备的验证。设计实现了异步复位同步释放，同时按照系统优先级顺序完成 各部分电路的复位；时钟电路实现对时钟源的精准管控，每个电路的时钟频率可以调控，进而实现对 的 年第期 ，（）：，（）：，（）：，（）：房兴博，陶庭叶，李金超，等基于手机惯性传感器的航向估计算法研究传感器与微系统，（）：周海斌（硕士研究生），主要研究方向为高精度定位、电力线通信；杨国伟（副教授），主要研究方向为无线通信、高精度定位；王国帅（硕士研究生），主要研究方向为 协议的实现与应用；何羽恒（硕士研究生），主要研究方向为数字信号处理与分析；冯治超（硕士研究生），主要研究方向为生物散斑测振。通信作者：杨国伟，。（责任编辑：薛士然收稿日期：）功耗管理；时钟选择器实现内部时钟源与外部时钟源的选择，增强了电路的可靠性。电路的功能覆盖率、代码覆盖率达到 ，表明电路模块经过充分验证。该设计与验证方案能够提升 集成度、可靠性，并充分验证待测设计。参考文献任思伟，唐代飞，祝晓笑，等基于片上系统的时钟复位设计 半导体光电，（）：张富尧 晶振失效故障分析 电子技术与软件工程，（）：邱士起，牛少华，高世桥冲击载荷下石英晶体振荡器失效机理分析兵工学报，（）：张跃玲，赵忠惠，白涛，等 一种多核 的复位管理系统设计 单片机与嵌入式系统应用，（）：姚建波，沈亮，程国华复位对 亚稳态和资源利用率的影响微型机与应用，（）：杨帆系统控制单元及自动化复位技术的设计与验证西安：西安电子科技大学，邱敏 复位技术的研究及其 设计和验证和自动化实现 西安：西安电子科技大学，兰初军多核 中并发共享存储与快速结构设计与实现长沙：国防科学技术大学，司焕丽，胡杨川一种适用于 的时钟复位管理电路设计 通信技术，（）：陈力颖，胥世俊，吕英杰 基于门控时钟技术的时钟树低功耗研究 南开大学学报（自然科学版），（）：曾梦姣基于的处理器自动化验证实现长沙：湖南大学，李超、戴兆麟、刘璐（硕士研究生），赵启林（研发总监）：主要研究方向为数字集成电路设计与验证。通信作者：李超，。（责任编辑：薛士然收稿日期：）加强其 和 软件合作伙伴生态楷登电子（美国 公司）宣布欢迎 和 加入 软件合作伙伴生态系统，他们将为 和 平台带来业界领先的同步与地图构建（）和 图像信号处理器（）解决方案。和 软件生态系统十分广泛，包括 多个为上述平台开发解决方案的合作伙伴，涵盖汽车、智能手机应用、物联网、软件服务及许多其他领域。“为了以最好的方式帮助客户应对设计挑战，采用全面的解决方案非常重要。从硬件的角度来看，和架构的持续创新非常关键，有助于推动领先的智能手机制造商和物联网系统以及下一代联网汽车供应商持续向前发展，”和 产品管理、营销和业务开发总监 说，“一个强大的软件生态系统也必不可少，通过与 和 这样的行业领导者合作，我们可以引入最先进的 和 解决方案，并在基于 的设备上高效运行，同时实现最佳的功耗性能。”是视觉测距领域的行业领导者，也是 算法的早期实施者。被广泛应用于基于摄像头或传感器的系统，能够以高精度确定目标对象在环境中的位置和方向。相当复杂，并已在许多家用产品中得到了应用，包括吸尘器机器人和 设备，甚至更复杂的系统如自动驾驶汽车和自动导航无人机。在 上完成了 的专属实现，使前端特征提取阶段的性能提高了 倍，与基于 的实现相比，整个 管道的速度提高了近。“我们与 建立了合作伙伴关系，并与 平台一起加速了 的 方案，对此我们感到非常兴奋，”首席执行官 说，“的 提供专门的指令用于优化 算法的各个阶段，为最终客户提供了显著的收益，并降低了功耗。我们期待着能与 一起，共同提高我们 解决方案的支持范围和采用率。”