基于vhdl的频率计设计-电子技术与通行工程等专业本科学位论文.doc
《基于vhdl的频率计设计-电子技术与通行工程等专业本科学位论文.doc》由会员分享,可在线阅读,更多相关《基于vhdl的频率计设计-电子技术与通行工程等专业本科学位论文.doc(38页珍藏版)》请在咨信网上搜索。
1、本科生毕业论文(设计)题 目: 基于的频率计设计 专业代码: 作者姓名: 学 号: 单 位: 物理科学与信息工程学院 指导教师: 目录 引 言11 EDA 技术发展概况11.1 VHDL 软件设计简介11.2 VHDL的开发流程31.3 MAX+PLUS 开发工具概述42设计实现52.1数字频率计概述52.2数字频率计的基本设计原理72.3测频专用模块功能描述及VHDL程序102.3.1基准脉冲信号产生模块102.3.2 测频时序控制电路模块132.3.3计数模块152.3.4锁存器模块182.3.5七段显示译码器202.3.6动态扫描显示模块222.3.7顶层文件设计253总结274致谢28
2、5参考文献296附录30本科毕业论文(设计)摘 要 随着计算机技术超大规模集成电路EDA(Electronics Design Automation)技术的发展和可编程逻辑器件的广泛应用,传统的自下而上的数字电路设计方法、工具器件已远远落后于当今信息技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手
3、段之一。电子计数器测频有两种方式:一是直接测频法,即在一定闸门时间内测量被测信号的脉冲个数;二是间接测频法,如周期测频法。直接测频法适用于高频信号的频率测量,间接测频法适用于低频信号的频率测量。本论文采用自上向下的设计方法,基于VHDL硬件描述语言设计了一种数字频率计,并在Max+plus平台上进行了仿真。 关键词:EDA;VHDL;数字频率计;CPLDAbstract With the development of computer,VHDL and EDA and the application of programmable logic devices,the traditional b
4、ottom-up design method, tools and devices have been far behind the development of information technology. The top-down design method based on the EDA technology and VHDL is used to design the digital system. Be one of the most fundamental parameter in electron technology medium frequency, parameter
5、measurement scheme, measurement result all have very close something to do with a lot of electricity and, the frequency measurement looks like being more important therefore right away. The method measuring frequency has various, among them the electronic counter measures frequency having accuracy h
6、eight, usage is convenient, measurement is prompt, easy to realize measurement process automation waits for merit and, counter measures frequency having two kinds way: sure frequency law first directly ,be to measure the pulse number the signal is measured within certain sluice gate time; Two is ind
7、irect measure frequency law, if the period measures frequency law, Measure frequency law directly applying to the high frequency signals.In this paper,a digital cymometer is designed using the top-down method based on VHDL and then simulated on Max+plusplatform. Key words:EDA;VHDL;Digital Frequency
8、Count;CPLD 2基于VHDL 的频率计设计引 言 频率是电子测量中一个最为基本的参量,在信号发生器以及振荡器、各种倍频和分频电路的输出信号中,都要进行频率的测量。作为用十进制数字显示被测信号频率的数字频率计,是计算机、通讯设备、音频视频等科研生产领域不可缺少的电子测量仪器。与传统的频率计相比,数字频率计具有精度高、测量范围大、可靠性好等优点。传统的数字频率计是由中大规模集成电路构成,但这类频率计会产生比较大的延时,测量范围较小,精度不高,可靠性差且电路复杂。随着集成电路技术的发展,可以将整个系统集成到一个块上,实现所谓的片上系(SOC)。片上系统的实现将大大减小系统的体积,降低系统的成
9、本,提高系统的处理速度和可靠性。随着可编程逻辑器件(CPLD)的广泛应用,以EDA工具为开发平台,利用VHDL(Very High Speed Integrated Circuit Hardware Description Language)工业标准硬件描述语言,采用自顶向下(Top to Down)和基于库(Library-based的设计,设计者不但可以不必了解硬件结构设计,而且将使系统大大简化。提高整体的性能和可靠性。本文用VHDL在CPLD器件上实现一种能够用十进制数码管显示被测信号的频率数字频率计测频系统,它不仅能测量频率,还测量其他多种物理量,具有体积小、可靠性高、功耗低的特点。
10、1 EDA 技术发展概况 1.1 VHDL 软件设计简介 VHDL全名Very High Speed Integrated Circuit Hardware Description Language ,VHDL语言是一种在80年代的后期出现用于电路设计的高级语言,最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。VHDL翻译成中文就是超高速集成电路硬件描述语言,主要是应用在数字电路的设计中。目前,它在中国的应用多数是用FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位,它也被用来设计ASIC。 VHDL主要用于描述数字系统的结构、行
11、为、功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。系统电路的软件设计可采用工具软件Maxplus II,Maxplus II 作为Altera的上一代PLD设计软件,由于其出色的易用性而得到了
12、广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持,Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具,集成了SOPC和HardCopy设计流程,并且继承了Maxplus II 友好的图形界面及简便的使用方法。用该工具软件所支持的语言-硬件描述语言VHDL,以文本的方式进行编程输入。在编程时分别对控制、计数、锁存、译码、动态扫描等电路模块进行VHDL文本描述, 使每个电路模块以及器件都以文本的形式出现,然后通过编译
13、、波形仿真、调试来完善每个器件的功能。单个器件制作完成后,然后将它们生成库文件,并产生相应的符号,最后用语言将各个已生成库文件的器件的各个端口连接在一起,从而形成了系统主电路的软件结构。在连接器件时,也可以采用图形输入方式,即在图形输入界面中调出先制作好的库文件器件符号,再将每个器件符号的各个端口直接连线,从而构成系统主电路。在上述工作的基础上,在进行波形分析,仿真调试便完成整个软件设计。 VHDL语言优势:(1)与其他的硬件描述语言相比,VHDL具有更强的行为描述能力,从而决 定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构,从逻辑行为上描述和设计大规模电子系
14、统的重要保证。 (2)VHDL丰富的仿真语句和库函数,使得在任何大系统的设计早期就能查验设计系统的功能可行性,随时可对设计进行仿真模拟。 (3)VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效,高速的完成必须有多人甚至多个代发组共同并行工作才能实现。 (4)对于用VHDL完成的一个确定的设计,可以利用EDA工具进行逻辑综合和优化,并自动的把VHDL描述设计转变成门级网表。 (5)VHDL对设计的描述具有相对独立性,设计者可以不懂硬件的结构,也不必管理最终设计实现的目标器件是什么,而进行独立的设计。1.2 VHDL的开发流程
15、 VHDL作为一种标准化的硬件描述语言,在对硬件电路进行描述的过程中应该遵循一定的流程,主要包括以下几步: 在进行硬件电路系统设计之前,首先作出总体设计方案;然后给出相应的硬件电路系统设计指标;最后将总体方案中的各个部分电路设计任务及设计要求给相应的设计部门。 具体电路功能。接受相应的电路设计任务后,首先要对电路的设计任务和设计要求进行具体分析,确定设计电路所要实现的具体功能。 划分模块、编写程序。利用VHDL设计硬件电路通常采用自顶向下的设计方法。这种设计方法的总体思路是:首先确定顶层模块并进行顶层模块的设计;然后将顶层模块中的逻辑功能划分为不同的功能模块,再进行功能模块的详细设计。 VHD
16、L程序模拟。在设计过程中,往往先采用模拟器(或称为仿真器)对VHDL程序进行模拟(或称为仿真)。这样做的目的是可以在设计的早期发现电路设计上的缺陷和错误,从而节省电路设计的时间,缩短开发周期。 综合、优化和布局布线。综合是将电路设计的VHDL描述转换成底层电路表示;优化是将电路设计的时延缩到最小和有效利用资源;布局布线是将通过综合和优化所得到的逻辑,安防到一个逻辑器件之中的过程。 布局布线后的程序模拟。与VHDL程序模拟不同,只是对设计的逻辑功能进行模拟, 生成器件编程文件。生成器件编程文件的作用是将VHDL描述经过模拟、综合、优化和布局布线的结果,经过一定的映射转换成一个器件编程所用的数据文
17、件格式。 进行器件编程。1.3 MAX+PLUS 开发工具概述 MAX+PLUS(Multiple Array and Programming Logic User System)开发工具是Altera公司推出的一种EDA工具,具有灵活高效、使用便捷和易学易用等特点。Altera公司在推出各种CPLD的同时,也在不断地升级相应的开发工具软件,已从早起的第一代A+PLUS、第二代MAX+PLUS发展到第三代MAX+PLUS和第四代Quartus。使用MAX+PLUS软件,设计者无需精通器件内部的复杂结构,只需用业已熟悉的设计输入工具,如硬件描述语言、原理图等进行输入即可,MAX+PLUS就会自动
18、将设计转换成目标文件下载到器件中去。MAX+PLUS开发系统具有以下特点: (1) 多平台。MAX+PLUS软件可以在基于PC机的操作系统如Windows95、Windows98、Windows2000、Windows NT下运行,也可以在Sun SPAC station等工作站上运行。 (2) 开放的界面。MAX+PLUS提供了与其他设计输入、综合和校验工具的接口,借口符合EDIF 200/300、LPM、VHDL、Verilog-HDL等标准。目前MAX+PLUS所支持的主流第三方EDA工具主要有Synopsys、Viewlogic、Mentor、Graphics、Cadence、OrCA
19、D、Xilinx等公司提供的工具。 (3) 模块组合式工具软件。MAX+PLUS具有一个完整的可编程逻辑设计环境,包括设计输入、设计处理、设计校验和下载编程4个模块,设计者可以按设计流程选择工作模块。 (4) 与结构无关。MAX+PLUS开发系统的核心Compiler(编译器)能够自动完成逻辑综合和优化,它支持Altera的Classic、MAX7000、FLEX8000和FLEX10K等可编程器件系列,提供一个与结构无关的PLD开发环境。 (5) 支持硬件描述语言。MAX+PLUS支持各种HDL设计输入语言,包括VHDL、Verilog-HDL和Altera的硬件描述语言AHDL。 (6)
20、丰富的设计库。MAX+PLUS提供丰富的库单元供设计者调用,其中包括一些基本的逻辑单元,74系列的器件和多种特定功能的宏功能模块以及参数化的兆功能模块。调用库单元进行设计,可以大大减轻设计人员的工作量,缩短设计周期。数字频率计是数字电路中的一个典型应用,传统的数字频率计一般由分离元件搭接而成,实际的硬件设计用到的器件较多,连线比较复杂,其测量范围、测量精度和测量速度都受到很大的限制。随着新型可编程逻辑器件FPGA技术的发展,能够将大量的逻辑功能集成于一个单个器件中,根据不同的需要所提供的门数可以从几百万到上百万门,不但集成度远远超过了以往的数字频率计,而且在基准频率及精度等外部条件的允许下,根
21、据不同场合的精度要求,对硬件描述语言进行一定的改动,使系统在精度提高的同时,用较少的器件来实现系统的功能,从而降低系统的整体造价。 此外,系统芯片(SOC)的发展也要求其包含频率测量的功能,所以用FPGA实现数字频率计也是实现系统芯片的前提条件。本设计实现的数字频率计,除被测信号以外,只需要一个标准时基信号,其余全部在一片FPGA芯片上实现,系统各功能模块的实现全部采用VHDL语言编写。本设计通过用VHDL语言实现数字频率计,用设计实例说明如何采用层次化的设计方法实现较大的数字系统,并强化了使用VHDL语言来实现数字系统设计的能力。接下来,在后续的章节会介绍硬件描语言VHDL语言的详细情况。2
22、设计实现2.1 数字频率计概述 数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量正弦信号、方波信号、尖脉冲信号及其他各种单位时间内变化的物理量。当今数字频率计不仅是作为电压表、计算机、天线电广播通讯设备、工艺过程自动化装置。集成数字频率计由于所用元件少、投资少、体积小、功耗低、且可靠性高、功能强、易于设计和研发,使得它具有技术上的实用性和应用的广泛性。不论从彩色电视机、电冰箱、DVD,还是现在家庭常用到的数字电压表、数字万用表等都包含有频率计。在智能化、数字化科技发展的今天,数字频率计已成为频率计发展的方向,与传统的频率计相比,数字频率计具有测量速度快、精度高、量
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 vhdl 频率计 设计 电子技术 通行 工程 专业本科 学位 论文
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【可****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【可****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。