嵌入式系统原理及应用.ppt

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,嵌入式系统设计与实例开发,ARM,与,C/OS-,基本概念及设计方法,本节提要,1,3,2,嵌入式系统软硬件基础,(,第二次课,),嵌入式系统设计方法（后续）,一个嵌入式设计方法实例（后续）,嵌入式系统的软,/,硬件框架,冯,诺依曼体系结构和哈佛体系结构,CISC,与,RISC,IP,核,流水线,存储器系统,嵌入式系统硬件基础,冯,诺依曼体系结构模型,指令寄存器,控制器,数据通道,输入,输出,中央处理器,存储器,程序,指令,0,指令,1,指令,2,指令,3,指令,4,数据,数据,0,数据,1,数据,2,哈佛体系结构,指令寄存器,控制器,数据通道,输入,输出,中央处理器,程序存储器,指令,0,指令,1,指令,2,数据存储器,数据,0,数据,1,数据,2,地址,指令,地址,数据,CISC,和,RISC,CISC,：复杂指令集（,Complex Instruction Set Computer,）,具有大量的指令和寻址方式；,8/2,原则：,80%,的程序只使用,20%,的指令；,大多数程序只使用少量的指令就能够运行。,RISC,：精简指令集（,Reduced Instruction Set Computer),在通道中只包含最有用的指令；,确保数据通道快速执行每一条指令；,使,CPU,硬件结构设计变得更为简单。,CISC,与,RISC,的对比,类别,CISC,RISC,指令系统,指令数量很多,较少，通常少于,100,执行时间,有些指令执行时间很长，如整块的存储器内容复制；或将多个寄存器的内容复制到存贮器,没有较长执行时间的指令,编码长度,编码长度可变，,1-15,字节,编码长度固定，通常为,4,个字节,寻址方式,寻址方式多样,简单寻址,操作,可以对存储器和寄存器进行算术和逻辑操作,只能对寄存器对行算术和逻辑操作，,Load/Store,体系结构,编译,难以用优化编译器生成高效的目标代码程序,采用优化编译技术，生成高效的目标代码程序,知识产权核（,IP,核,intellectual property,）,知识产权,(IP),电路或核是设计好并经过验证的集成电路功能单元。,IP,复用意味着设计代价降低（时间，价格）。,IP,核的类别,:,微处理器微处理器,:ARM,PowerPC;,存储器存储器,:RAM,memory controller;,外设,:PCI,DMA controller;,多媒体处理,:MPEG/JPEG;,encoder/decoder;,数字信号处理器,(DSP),；,通信,:Ethernet controller,router,。,IP,核的种类,Soft Cores(,“,code,”,),（软核）,HDL,语言描述；,灵活度高，可修改；,与工艺独立，可根据具体的加工工艺重新综合；,IP,很难保护。,Firm cores(,“,code+structure,”,)(,固核）,逻辑综合后的描述；,与工艺相关。,Hard cores(,“,physical,”,)(,硬核）,物理综合后的描述；,准备流片；,包含工艺相关的布局和时序信息；,IP,很容易保护。,多数的处理器和存储器,IP,核的商业模型,三种模式,1.,设,计者提供设计和工具的许可证,DSP Group(Pine and Oak Cores),3Soft,ARM。,提供包括HDL在内的模拟模型，工具或仿真器。,使用者负责设计制造。,2.,核厂商设计并制造集成电路芯片,TI,Motorola,Lucent。,VLSI,SSI,Cirrus,Adaptec。,3.,核厂商卖核,负责为客户设计并制造芯片,LSI logic,TI,Lucent。,IP,核的市场构成,74%,为硬件设计厂商。,26%,将购买,IP,核。,ARM,的,IP,核,固化宏单元（硬核）,ARM920T,ARM7TDMI,ARM720T,ARM1022E,可综合内核（软核）,ARM926EJ-S,ARM7TDMI-S,ARM1026EJ-S,测试芯片,ARM10200E,流水线技术,流水线技术：几个指令可以并行执行。,提高了,CPU,的运行效率。,内部信息流要求通畅流动。,译码,取指,执行,add,译码,取指,执行,sub,译码,取指,执行,cmp,时间,Add,Sub,Cmp,指令流水线,以,ARM,为例,为增加处理器指令流的速度，,ARM7,系列使用,3,级流水线。,允许多个操作同时处理，比逐条指令执行要快。,PC,指向正被取指的指令，而非正在执行的指令。,Fetch,Decode,Execute,从存储器中读取指令,解码指令,寄存器读（从寄存器,Bank,）,移位及,ALU,操作,寄存器写（到寄存器,Bank,）,PCPC,PC-4PC-2,PC-8PC-4,ARMThumb,最佳流水线,该例中用,6,个时钟周期执行了,6,条指令。,所有的操作都在寄存器中（单周期执行）。,指令周期数,(CPI)=1,。,操作,周期,1 2 3 45 6,ADD,SUB,MOV,AND,ORR,EOR,CMP,RSB,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,LDR,流水线举例,该例中，用,6,周期执行了,4,条指令,指令周期数,(CPI)=1.5,周期,操作,123456,ADD,SUB,LDR,MOV,AND,ORR,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Data,Writeback,Fetch,Decode,Execute,Fetch,Decode,Fetch,分支流水线举例,流水线被阻断。,注意,:,内核运行在,ARM,状态。,周期,1 2 3 4 5,0 x8000 BL,0 x8004 X,0 x8008 XX,0 x8FEC ADD,0 x8FF0 SUB,0 x8FF4 MOV,地址,操作,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Fetch,Fetch,Decode,Execute,Linkret,Adjust,Fetch,Decode,Fetch,存储器系统,RAM,：随机存取存储器，,SRAM,：静态随机存储器，,DRAM,：动态随机存储器。,SRAM,比,DRAM,快。,SRAM,比,DRAM,耗电多。,DRAM,存储密度比,SRAM,高得多。,DRAM,需要周期性刷新。,ROM,：只读存储器。,FLASH,：闪存。,输入输出接口,I/O,A/D,、,D/A,键盘,LCD,存储器接口,设备接口,本节提要,1,3,2,嵌入式系统软硬件基础,嵌入式系统设计方法,一个嵌入式设计方法实例,嵌入式系统软件基础,操作系统的分类,嵌入式实时操作系统,前台与后台,多任务，任务优先级，调度,非占先式与占先式、可重入型函数,操作系统的分类,（,1,）顺序执行系统：系统内只含有一个程序，独占,CPU,的运行时间，按语句顺序执行该程序，直至执行完毕，另一程序才能启动运行。如,DOS,操作系统。,（,2,）分时操作系统：系统内同时可以有多个程序运行，把,CPU,的时间按顺序分成若干片，每个时间片内执行不同的程序，如,UNIX,。,（,3,）实时操作系统：系统内有多个程序运行，每个程序有不同的优先级，只有最高优先级的任务才能占有,CPU,的控制权。,按实时性分类,强实时系统，其系统响应时间在毫秒或微秒级（数控机床）。,一般实时系统，其系统响应时间在毫秒到几秒的数量级上，其实时性的要求比强实时系统要差一些（媒体播放）。,弱实时系统，其系统响应时间约为数十秒或更长。,1.,循环轮询系统：（,Polling Loop,）,最简单的软件结构是循环轮询，程序依次检查系统的每一个输入条件，一旦条件成立就进行相应的处理。,Initialize(),While(true),if(condition_1)action_1();,if(condition_2)action_2();,if(condition_n)acition_n();,按软件结构分类,2.,事件驱动系统：（,Event-Driven system,）,事件驱动系统是能对外部事件直接响应的系统。它包括前后台、实时多任务、多处理器等，是嵌入式实时系统的主要形式。,应用程序是一个无限的循环，循环中调用相应的函数完成相应的操作，这部分可以看成后台行为（,background,）。中断服务程序处理异步事件，这部分可以看成前台行为（,foreground),。后台也可以叫做任务级，前台也叫中断级。例如，很多基于微处理器的产品采用前后台系统设计，如,微波炉、,电话机、玩具等。从省电的角度出发，平时微处理器处在停机状态，所有的事都靠中断服务来完成。,前后台系统（后台循环、前台中断）,ISR,ISR,后台 前台,ISR,时间,代码的临界区也称为临界区，指处理时不可分割的代码。一旦这部分代码开始执行，则不允许任何中断打断。,在进入临界区之前要关中断，而临界区代码执行完以后要立即开中断。,代码的临界区,多任务（任务、进程和线程）,CPU,寄存器,任务,控制,块,1,任务,控制,块,2,任务,控制,块,n,休眠、就绪、运行、挂起、被中断,任务,1,任务,2,任务,n,CPU,寄存器,一个任务，也称作一个线程，是一个简单的运行程序。每个任务都是整个应用的某一部分，每个任务被赋予一定的优先级，有它自己的一套,CPU,寄存器和自己的栈空间。,多任务运行的实现实际上是靠,CPU,（中央处理单元）在许多任务之间转换、调度。,CPU,只有一个，轮番服务于一系列任务中的某一个。多任务运行使,CPU,的利用率得到最大的发挥，并使应用程序模块化。,在实际应用中，多任务的最大特点是，开发人员可以将很复杂的应用程序层次化。,任务的状态,系统内核（,Kernel),与调度（,Scheduler),多任务系统中，内核负责管理各个任务，或者说为每个任务分配,CPU,时间，并且负责任务之间的通信。,内核（,Kernel),：,提供的基本服务是任务切换。内核本身也增加了应用程序的额外负荷，代码空间增加,ROM,用量，内核本身数据结构增加了,RAM,的用量。内核本身对,CPU,的占用时间一般在,2,到,5,个百分点之间。,调度（,Scheduler,）：,是内核的主要职责之一，就是要决定该轮到哪个任务运行了。多数实时内核是基于优先级调度法的。每个任务根据其重要程度的不同被赋予一定的优先级。基于优先级的调度法则，,CPU,总是让处在就绪态的优先级最高的任务先运行。,非占先式与占先式,非占先式,（,non-preemptive,）,调度法也称作合作型多任务（,cooperative multitasking,），各个任务彼此合作共享一个,CPU,。,中断服务可以使一个高优先级的任务由挂起状态变为就绪状态。但中断服务以后控制权还是回到原来被中断了的那个任务，直到该任务主动放弃,CPU,的使用权时，那个高优先级的任务才能获得,CPU,的使用权。（见下页图）,非占先式内核的,一个特点,是几乎不需要使用信号量保护共享数据。运行着的任务占有,CPU,，而不必担心被别的任务抢占。,非占先式内核的,最大缺陷,在于其响应高优先级的任务慢，任务已经进入就绪态，但还不能运行，也许要等很长时间，直到当前运行着的任务释放,CPU,。内核的任务级响应时间是不确定的，不知道什么时候最高优先级的任务才能拿到,CPU,的控制权，完全取决于应用程序什么时候释放,CPU,。,非占先式,(Non-Preemptive),低优先级任务,ISR,高优先级任务,（,1,）,（,2,）,（,3,）,（,4,）,（,5,）,（,6,）,（,7,）,中断服务程序使,高优先级任务就绪,低优先级任务释放,CPU,使用权,TIME,当系统响应时间很重要时，要使用占先式（,preemptive,）内核。最高优先级的任务一旦就绪，总能得到,CPU,的控制权。,当一个运行着的任务使一个比它优先级高的任务进入了就绪态，当前任务的,CPU,使用权就被剥夺了，或者说被挂起了，那个高优先级的任务立刻得到了,CPU,的控制权。,(,见下页图,),使用占先式内核时，应用程序不应直接使用不可重入型函数。如果调入可重入型函数时，低优先级的任务,CPU,的使用权被高优先级任务剥夺，,不可重入型函数中的数据有可能被破坏。,占先式（,preemptive,）,占先式,(Preemptive),低优先级任务,ISR,高优先级任务,（,1,）,（,2,）,（,3,）,（,4,）,（,5,）,（,6,）,中断服务程序使,高优先级任务就绪,高优先级任务得到,CPU,使用权,TIME,可以被一个以上的任务调用，而不必担心数据的破坏。可重入型函数任何时候都可以被中断，一段时间以后又可以运行，而相应数据不会丢失。可重入型函数使用局部变量，即变量保存在,CPU,寄存器中或堆栈中。,一个不可重入型函数的例子,int Temp;,Void swap(int*x,int*y),Temp=*x;,*x=*y;,*y=Temp;,可重入型函数,一个可重入型函数的例子,Void swap(int*x,int*y),int Temp;,Temp=*x;,*X=*Y;,*y=Temp;,任务优先级,静态优先级,应用程序执行过程中诸任务优先级不变，则称之为静态优先级。在静态优先级系统中，诸任务以及它们的时间约束在程序编译时是已知的。,动态优先级,应用程序执行过程中，任务的优先级是可变的，则称之为动态优先级。实时内核应当避免出现优先级反转问题。,优先级反转,