四川大学计算机组成原理知识点.doc

第一章
1. 诺依曼体制的主要思想：
①采用二进制代码表示信息
②采用存储程序工作方式〔核心概念〕
③计算机硬件系统由五大部件〔存储器、运算器、控制器、输入\出设备〕组成
2. cache:高速缓存，为解决CPU及主存之间的速度匹配而设置的存储器。位于CPU与主存之间，速度可以及CPU一样快，存放的是最近就要使用的程序与数据，容量较小。
3. 总线：一组连接多个部件的公共信号线，可以分时地接收及发送各部件的信息。
4. 通道：也称为通道控制器，能够执行专用的通道命令，是管理I/O操作的控制部件。
5. 从组成角度划分的层次构造模型：
系统分析级〔数学模型、算法〕
软件局部
用户程序级〔用户程序〕
应用程序〔软件资源〕
语言处理程序〔解释、编译〕
硬软界面
操作系统级〔操作系统〕
传统机器级〔指令系统〕
硬件局部
微程序级〔微程序控制器〕
5逻辑部件级〔硬件逻辑部件〕
6. 虚拟机：一般是指通过配置软件，扩大机器功能后形成的一台计算机，而实际硬件在物理功能上并不具备这种语言功能。
7. 软硬件逻辑等价：在计算机中，有许多功能可直接由硬件实现，也可在硬件支持下依靠软件实现，对用户而言，在功能上是等价的。这种情况称为软硬件在功能上的逻辑等价。例如，乘法运算可由硬件乘法器实现，也可以在加法器及移位器的支持下，通过执行乘法子程序实现。
8. 固件：微程序类似于软件，但被固化在只读存储器中，属于硬件CPU的范畴，称为固件。
9. 字长：根本字长一般是指参加一次定点运算的操作数的位数。根本字长影响计算机精度、硬件本钱，甚至指令系统的功能。
10. 数据通路宽度：指数据总线一次能并行传送的数据位数，它影响计算机的有效处理速度。
11. 数据传输率：是指数据总线每秒钟传送的数据量，也称为数据总线的带宽。
数据传输率=总线数据通路宽度×总线时钟频率/8〔B/s〕
第二章
1. 计算机中的信息分为两大类，一类是计算机处理的对象，称为数据；另一类是控制计算机工作的信息，称为控制信息。相应地，在计算机工作时将存在数据流、控制流两类信息流。
2.在原码表示中，真值0可以有两种不同的表示形式，分别称为+0与-0.
对于整数原码，表示的数的范围是
3. 在补码表示中，数0只有一种表示方法00……0
对于定点整数补码，表示的数的范围是
4. 所谓浮点数的规格化，就是通过移动尾数，使尾数M绝对值的最高位数字为1。即M满足1/2≤|M|<1时，这个浮点数就是规格化的数。
1〕对于原码，规格化后，尾数的最高数字位必须为1 。
2〕对于补码，规格化后，尾数的符号位及最高数字位必须相反。
××……×……0〕
5. 移码：是一种专门用于浮点数阶码表示的码制，采用这种表示方法可以更加方便地比拟两数阶码的大小。
6.指令的根本信息：操作码及地址码
7. 显地址：如果在指令代码中明显地给出地址，例如在指令中写明主存储器单元地址码或是存放器号，那么这种地址称为显地址。
隐地址：如果地址以隐含的方式约定，而指令中并不给出该地址码，那么这种隐含约定的地址就称为隐地址。简化地址构造的根本途径就是使用隐地址。通常以存放器或堆栈作为隐含地址。
eg.字长8位，3位表示阶码，5位表示尾数，只考虑绝对值。 那么浮点机的表示范围是
*0.0001 ~
同样字长，定点机的表示范围是
0.0000001 ~ 0.1111111 即1/128 ~ 127/128
结论：一样字长，浮点数的表示范围远大于定点数。
8.固定长度操作码：操作码位数一定且位置固定。
可变长操作码：当指令的地址局部位数较多时，让操作码的位数少些；当指令的地址局部位数减少时，可让操作码的位数增多，以增加指令的种类，这称为扩展操作码。
10.由于存放器数远少于主存储器的单元数，所以指令中存放存放器号的字段位数也就大大少于存放地址码所需位数，采用存放器寻址方式或其他以存放器为根底的寻址方式，可以大大减少指令中一个地址的位数，从而有效地缩短指令长度。
采用隐地址可以减少指令中地址的数目，及减少地址的位数的不同的概念。
练习：
1、试比拟以下各数对中的两个数的大小：
〔1〕〔2001〕10与〔2001〕8
〔2〕〔0.115〕10与〔0.115〕16
〔3〕〔0.625〕10与〔0.505〕8
答〔1〕〔2001〕10 >〔2001〕8
〔2〕〔0.115〕10 >〔0.115〕16
〔3〕〔0.625〕10 <〔0.505〕8
2、一个正数+9与一个负数-9，分别求出它们的原码，补码与反码〔8位〕。
答：X=〔9〕10=〔1001〕2 Y=〔-9〕10=〔-1001〕2
[X]原=00001001 [Y]原=10001001
[X]反=00001001 [Y]反=11110110
[X]补=00001001 [Y]补=11110111
3、 将X= -0.0100110表示成定点数〔8位〕及浮点规格化数〔阶码4位，尾数8位，各含1位符号位〕，对于定点数请用原码、补码、反码的形式表示；对于浮点数请用原码、补码、反码的形式表示。
答： 定点数： 浮点数：
4.设指令系统指令字长是12位，每个地址长3位，该指令系统有一地址、二地址与三地址三种格式。假设该指令系统有6条三地址指令，12条二地址指令，请问一地址指令有多少条？
答：指令字长是12位，每个地址长3位。
6条三地址指令，12条二地址指令。
5.某计算机指令字长16位，每个地址是6位，指令有零地址、一地址与二地址三种格式，设有二地址指令N条，零地址指令M条，试问一地址指令最多有多少条？
答：指令字长16位，每个地址是6位； 二地址指令N条，零地址指令M条
设一地址指令有X条
〔〔-N〕*-X〕*=M
得：X=〔-N〕*-M*
选择题：
1. 判断以下描述是否正确
〔1〕扩展操作码是操作码字段中用来进展指令分类的代码。(×,通过扩展标志来进展分类)
〔2〕通用存放器间接寻址方式中，操作数处在内存单元中。
2.为了缩短指令中某个地址段的位数，有效的方法是采取〔 〕。
A、立即寻址 B、变址寻址
C、间接寻址 D、存放器寻址
3. 如果按变址方式读取操作数，那么有效地址是指〔　 〕。
A、指令中直接给出的地址 B、变址计算获得的地址
C、变址存放器中存放的地址 D、基址存放器中存放的地址
操作数地址，而是隐含的指定，通常以 堆栈或存放器 作为隐含地址。
5.在堆栈操作中，如果出栈指令POP x 的操作定义为：M〔x〕←M〔SP〕； SP←〔SP〕-1,那么入栈指令PUSH x 应定义为〔　〕。
A、M〔SP〕←M〔x〕；SP←〔SP〕＋1
B、M〔SP〕←M〔x〕；SP←〔SP〕－1
C、SP←〔SP〕＋1；M〔SP〕←M〔x〕
D、SP←〔SP〕－1；M〔SP〕←M〔x〕
间接寻址 方式。
7.指令系统采用不同的寻址方式的目的是〔 〕
B.缩短指令长度，扩大寻址空间，提高编程灵活性
8. 二地址指令中，操作数的物理位置不可能采取的形式是〔 〕
A.存放器-存放器 B.存放器-存储器 C.存储器-立即数
9. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用〔 〕
A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式
答案：1.〔1〕错 〔2〕对 2. D 3. B 4. 操作数地址 存放器号或堆栈
5. C 6. 间接寻址 7. B 8. D 9. C
第三章
1. CPU的主要功能是执行指令、控制完成全机各项操作。包括运算操作、传送操作、输入/出操作等。
2. PSW：程序状态字存放器用来记录现行程序的运行状态与指示程序的工作方式。
3. MAR：地址存放器用来存放被访单元的地址。
MBR：数据缓冲存放器用来存放CPU与主存之间交换的数据。
这两个存放器不能编程访问，对用户是透明的。
4. 运算部件：由输入逻辑、算术运算部件ALU、输出逻辑三局部构成
ALU的两大功能：ALU既是运算处理部件，也是CPU内数据传送通路的中心。
5. 同步控制方式：是指用统一发出的时序信号〔周期、节拍、脉冲等〕对各项操作进展同步控制。
特点：时钟周期作为根本的时序单位，一旦确定，便固定不变。
优点：时序关系简单，时序划分规整，控制不复杂，控制部件在构造上易于集中，设计方便。
缺点：在时间上安排可能不合理，时间的利用不经济。
6. 异步控制方式：是指各项操作不受统一时序信号的约束，而是根据实际需求安排不同的时间。
特点：在异步控制所涉及的操作范围内，没有统一的时钟周期划分与同步定时脉冲。
优点：时间安排紧凑、合理，能按不同部件、不同设备的实际需要分配时间。
缺点：控制比拟复杂。〔很少在CPU内部或者设备内部采用异步控制方式〕
采用应答方式的应答双方分别称作从设备、主设备，主设备是指能够申请并且掌握总线控制 权的设备；从设备是指响应主设备要求的设备，从设备不能掌握总线权。
7. 组合逻辑控制器：采用组合逻辑控制方式的控制器叫做组合逻辑控制器。每组微命令都需要一组逻辑电路，全机所有的微命令所需的逻辑电路就构成了微命令发生器。执行指令时，由组合逻辑电路〔微命令发生器〕在相应的时间发出微命令，控制有关操作。这种产生微命令的方式就是组合逻辑控制方式.
组合逻辑控制器主要包括微命令发生器、指令存放器IR、程序计数器PC、状态字存放器PSW、时序系统等部件。
8. 微程序控制器：采用微程序控制方式的控制器称为微程序控制器。所谓微程序控制方式是指指令不由组合逻辑电路产生，而是由微指令译码产生。一条机器指令往往分为几步执行，将每一步操作所需的假设干微命令以代码的形式编写在一条微指令中，假设干条微指令组成一段微程序，对应一条机器指令。
9.直接程序传送方式〔程序查询方法〕：CPU在现行程序中通过执行I/O指令来实现数据的传送，由于启动外设与数据交换均在同一段程序中进展，因此CPU在启动外设后只能查询外设的状态，等待外设准备好或完成一次操作，再用I/O指令及外设进展数据交换。
10.程序中断方式：CPU收到随机中断请求后，暂时中止现行程序的执行，转去执行为该事件效劳的中断处理程序，处理完毕后自动恢复原程序的执行。
适用于中、低速的I/O操作。
11. DMA传送方式:是指直接依靠硬件在主存及I/O设备之间传送数据的一种工作方式，在传送期间不需要CPU执行程序进展干预。
传送速度快，传送操作简单，适用于高速外部设备及主存之间的简单批量数据传送。
12.串行加法器：用一个加法器来实现n位相加
并行加法器：用多位全加器一步实现多位数同时相加，所用的全加器的位数及操作数的位数一样。
13. 进位链：进位传递的逻辑构造形态好似链条，因此将进位传递逻辑称为进位链。
14. 溢出：如果运算结果超出表示范围，称为溢出
溢出判断：只有同号数相加才可能产生溢出。
00——结果为正，无溢出 11——结果为负，无溢出
01——结果正溢 10——结果负溢
下溢：当一个浮点数的阶码小于机器所能表示的最小阶码时，称为下溢。数据出现下溢，一般当机器零处理
15. 舍入处理：
①0舍1入：假设第n+1位是0，那么舍去后不做修正；假设n+1位是1，那么舍去后第n位加1。
②末位恒置1：不管第n+1位是0还是1，舍去后将第n位恒置1。
9. 浮点四那么运算——浮点加减运算
①判断操作数是否为0
②对阶
③尾数相加减
④结果规格化〔左规、右规〕
浮点四那么运算——浮点乘法运算
①判断操作数是否为0
②阶码相加
③尾数相乘
④乘积规格化
浮点四那么运算——浮点除法运算
①检查能否简化操作，并置商的数符
②尾数调整，使被除数的绝对值小于除数的绝对值
③阶码相减
④尾数相除
⑤结果不在规格化
10. 指令格式：模型机采用定长指令格式，每条指令16位长，占据一个存储单元。由于指令字长优先，采用存放器型寻址，即指令格式中给出存放器号，根据不同寻址方式形成相应地址。
可编程存放器包括：通用存放器〔R0-R3〕，堆栈指针〔SP〕，程序计数器〔PC〕，状态字存放器〔PSW〕。
11. 组合逻辑控制器三级时序：工作周期——>时钟周期〔节拍〕——>工作脉冲
12. 微命令是最根本的控制命令，分为电位型及脉冲型两类。
13. 机器指令、微程序、微指令、微命令之间的关系：
微程序控制器将机器指令的操作分解为假设干个更根本的微操作序列，并一步操作所需要的微命令以微码的形式编成微指令输入控制存储器〔CM〕中。当要执行这步操作时，取出微指令经过译码就产生微命令，控制相应的操作。
一条机器指令需要执行假设干步操作，每步操作用一条微指令控制完成，因此需要编制成假设干条微指令，这些微指令组成一段微程序，执行完一段微程序，也就完成了一条机器指令。
uIR:存放现行微指令
微命令字段〔微操作控制字段〕：提供一步操作所要的微命令
微地址字段〔顺序控制字段〕：①指明后续地址的形成方式②提供微地址的给定局部
15. 微地址存放器uAR：从CM中读取微指令时，微地址存放器中保存着CM的地址〔即微地址〕，指向相应的CM单元。当读取微指令后或完成一个微指令周期操作后，微地址形成电路将后继微地址打入uAR中，做好读取下一条微指令的准备。
编码方式：①直接控制法〔微指令控制字段的每一位就是一个微命令〕
②分段直接编译法〔原那么：将同类操作中互斥的微命令归为一组〕
③分段间接编译法
17. 微指令：在机器的一个CPU周期中，实现机器指令中一步操作的微命令组合。
18. 微程序：用来实现一条机器指令的功能，由多条微指令组成的微指令序列。
19. 微命令：控制部件通过控制线向执行部件发出的各种控制命令。
20. 机器指令：是能被计算机识别并执行的二进制代码，它规定了计算机能完成的某一操作，由操作码与地址码组成。
21. 后继地址的形成方式：
①增量方式〔顺序执行、转移方式〕：是后继微地址的形成方法之一，以顺序执行为主，配合各种常规转移方式，有顺序执行，跳步执行等。
②断定方式：是后继微地址的形成方法之一，是一种直接给定微地址及测试判定微地址相结合的方式。
用变形补码计算[X]补+ [Y]补， 并判断结果有无溢出。
2. ：[X] 原=0.10101，[Y] 原=1.11011，用原码不恢复余数除法求出[X/Y]原。
3,。拟出加法指令“ADD @(R0)+，R1〞的读取及执行流程。该指令的源操作数在R1中，而目的操作数的寻址方式为自增型双间址方式。
FT： M->IR, PC+1->PC
DT0: R0->MAR
DT1: M->MBR->D
DT2: R0+1->R0
DT3: D->MAR
DT4: M->MBR->D
ET0: R1 ADD D ->MBR
ET1: MBR->M
ET2: PC->MAR
第四章
1. 三级存储体系构造：高速缓存-主存-外存
2. 物理存储器：真正在物理上存在的主存储器称为物理存储器，实际的主存单元地址称为物理地址或实地址。
虚拟存储器：依靠操作系统的支持来实现的，为用户提供一个比实际内存大的可访问存储器空间，即在软件编程上可使用的存储器，称为虚拟存储器。
作用：扩大存储容量
主要思想：把地址空间与物理内存区域区分开，即可寻址的字的数量只依赖于地址位的数量，而实际实际可用的字的数量可能远远小于实际可寻址空间。
虚拟地址〔逻辑地址〕是指用户编程的地址。虚拟地址的范围称为虚拟地址空间，是程序员看到的地址空间。
3. 半导体存储器分为静态存储器与动态存储器〔一种分类方法〕
①静态存储器依赖双稳态触发器的两个稳定状态保存信息。只要电源正常，就能长期稳定地保存信息；如果断电，信息将会丧失〔易失性〕。但具有集成度高、容量大、速度快、体积小、功耗低的优点。作cache。
②动态存储器依靠电容上的存储电荷暂寸信息。虽然电容上电荷的泄露很小，但时间一长电荷会漏掉，因而需要定时刷新，即对存1的电容补充电荷。集成度最高，适于作为大容量主存。
RAM随机存储器，一断电就会丧失其存储内容。采用双地址译码的方式可减少数据单元选通线的数量。
4. 动态刷新：时间一长动态存储器电容上的电荷会泄露，需定期向电容补充电荷，即对存1的电容补充电荷。
三种刷新方式：①集中刷新方式
②分散刷新方式
③异步刷新方式：对主存速度影响最小，甚至可用不访存的空闲时间进展刷新，而且没有明显地死区。
5. 码距：一种码制中，任何两个码字间的距离可能不同，将各合法码字间的最小距离称作这种码制的码距。eg.8421码的码距是1。
6. 大多数主存储器采用奇偶校验，奇偶校验的码距=2
结合奇偶校验码的码距d ，讨论查错，纠错能力。
假设奇偶校验码的码距为d，那么其可查〔d-1〕位错，而实现纠错能力所需要的码距比查错能力所需要的大，假设码距为d位，那么可以检查并纠正〔d-2〕位错。
7. 磁记录方式 ：
①不归零-1制〔NRZ1〕：写0时，写入电流维持原方向保持不变；写1时，写入电流方向翻转。NRZ1制产生的转变区数较少，可以提高记录密度。采用外同步方法限制了记录密度的 提高，这是NRZ1的主要缺点。
②调相制〔相位调制PM，相位编码PE〕：写入0，在位单元中间位置让写入电流负跳变；写1，在位单元中间位置让写入电流正跳变。
③调频制〔FM〕：P222
④群码制〔GCR〕：即成组编码方式，例如GCR〔4/5〕编码，将4位一组的数据码整体转换为5位一组的记录码，转换之后的记录码连续0的个数不超过两个。
调频制与调相制、群码制都具有自同步能力。
8. 高速缓存的地址映像
①直接映像：用在速度要求较高的场合
②全相联与组相连映像：用在小容量低速场合。
第五章
1. 输入/输出系统：包含系统总线、接口与外部设备三大局部。
2. 接口：泛指设备部件之间的交换局部。而主机〔系统总线〕及外设之间的接口逻辑，称为输入/输出接口、I/O接口、外围接口。
功能：①寻址 ②数据传送及缓冲
③数据格式变换、电平变换等预处理
④控制逻辑
3. 直接程序传送方式：CPU直接利用I/O指令编程实现信息传送。I/O过程完全处于CPU指令控制下。
4. 程序中断方式：CPU暂时中止现行程序的执行，转去执行为某个随机事态效劳的中断处理程序。处理完毕后自动恢复原程序的执行。
5. 中断的分类：
①硬件中断：是指某个由硬件中断请求信号引发的中断。
②软中断：执行软中断指令引发的中断。
①向量中断：由硬件提供中断效劳程序入口地址。
②非向量中断：由软件提供效劳程序入口地址。
6.非向量中断：CPU响应中断时产生一个固定地址，由此读取中断查询程序的入口地址，从而转向查询程序，通过软件查询，确定被优先批准的中断源，然后分支进入相应的中断效劳程序。
7.向量中断：是指将各个中断效劳程序的入口地址〔或包括PSW〕组织成中断向量表，响应中断时，由硬件直接产生中断源的向量地址，据此访问中断向量表，读取效劳程序的入口地址，再转向效劳程序。
8.中断向量：采用向量化的响应中断方式，将中断效劳程序的入口地址与程序状态字放在特定的存储区中，这些所有的入口地址与程序状态字就构成中断向量。
9.中断向量表： 存放中断向量的表。所有的中断效劳程序的入口地址〔或包括PSW〕组织成一个一维的表格，存放在一段连续的存储区中。
10.向量地址：读取中断向量所需的地址码。
11. 中断响应条件：
①外设有请求，且未被屏蔽；
②CPU开中断；
③无故障、DMA等优先级更高的请求。
④一条指令(非停机指令)完毕。
发响应信号INTA，进入中断周期
12.中断响应过程〔向量中断方式〕：
①关中断
关中断，保存断点
②保存断点:将程序计数器PC的内容压栈保存，
此时PC的内容为恢复原程序的后继指令地址〔即断点〕
获得中断号，转换为向量地址，查向量表
③获取效劳程序入口地址
④转向程序运行状态
取中断向量，转中断效劳程序

13. 中断处理过程〔多重〕：
中断隐指令
①关中断，保存断点及PSW
②取效劳程序入口地址及新PSW
③保护现场，送新屏蔽字，开中断 单级中断流程：
中断效劳程序
④ 效劳处理 ①保护现场
⑤关中断 ②效劳处理
⑥恢复现场及原屏蔽字 ③恢复现场
⑦开中断，返回 ④开中断，返回
14. DMA方式：指直接依靠硬件在主存及I/O设备之间进展直接的数据传送，在传送期间不需CPU的程序干预。
15. DMA控制器：为负责申请、控制总线以控制DMA传送的功能逻辑。
16.及程序查询方式相比：DMA方式可以响应随机请求。
DMA及中断的异同：
一样点：能响应随机请求，可并行操作
不同点：中断用程序实现中、低速I/O传送；能处理复杂事态；一条指令完毕时响应请求。〔程序切换〕；DMA用硬件实现高速、简单I/O传送；一个总线周期完毕时相应请求，仅需占用系统总线，不切换程序，不存在保存断点、保护现场、恢复现场、恢复断点等操作。
17.DMA过程：
①准备阶段：主机向DMA控制器与接口发送必要的传送参数，并启动DMA工作
②传送阶段：DMA接口连续传送一批数据
③完毕阶段：DMA接口向主机发中断请求，CPU执行中断程序作相应处理
18. DMA方式数据传送过程：
①设备数据准备好，外设发DMA请求；DMA控制逻辑向CPU发出MDA请求。
②CPU响应DMA请求后，让出总线控制权；DMA控制器接收总线进展数据传输。
③DMA控制总线进展数据传输：送主存地址，发读写命令。
④DMA用一个存储周期传送数据，完毕后将主存地址加1，指向下一个存储单元。
⑤判断是否传送完毕，如果传送完毕，发传送完毕信号，让出总线控制权
19.CPU响应DMA请求，将总线权让给DMA控制器响应条件:外设有DMA请求，且未被屏蔽；一个总线周期完毕；无故障、无优先级更高的DMA请求。
练习：
1. 接口是〔 〕的逻辑部件 (多项选择 )
A:运算器及外围设备之间； B:系统总线及外部设备之间；
C:CPU及系统总线之间； D:其它系统设备之间
2. 接口的主要功能〔 〕 (多项选择 )
A:寻址； B:数据缓冲； C:预处理； D:控制功能。
3. 在DMA方式的运行过程中，善后处理由〔 〕完成 (单项选择 )
A:中断方式； B:DMA方式； C:IOP方式； D:通道方式。
4. 按请求的性质，一般的优先顺序是〔 〕 (单项选择 )
A:故障引发的中断请求→DMA请求→外围设备中断请求；
B:DMA请求→故障引发的中断请求→外围设备中断请求；
C:故障引发的中断请求→外围设备中断请求→DMA请求；
D:外围设备中断请求→故障引发的中断请求→DMA请求。
5. 按照〔 〕控制方式，系统总线可分为同步总线及异步总线。 (单项选择 )
A:时序控制方式 B:系统组成角度
C:数据传送格式 D:信息传送的控制方式
6. 及中断方式相比拟，DMA方式〔 〕 (多项选择 )
A:响应DMA请求之后，不需要保存断点及现场； B:DMA方式不切换程序，仅占用系统总线；
C:能识别及处理复杂事态； D:依靠硬件实现快速数据传送。
7. 保存断点〔响应中断后〕是指保存〔 〕 (单项选择 )
A:所有存储器内容； B:程序状态字存放器内容；
C:程序计数器PC内容； D:所有已使用的存储器内容。
8. 在多重中断方式中〔即允许中断嵌套〕，当CPU响应某个中断请求后，送出一个新的屏蔽字，目的是〔 〕 (多项选择 )
A:制止及该请求同一优先级的其它请求 B:制止比该请求更低优先级的其它请求；
C:制止比该请求更高优先级的其它请求； D:动态修改优先级
9.中断隐指令操作主要包括〔 〕 (多项选择 )
A:送屏蔽字； B:关中断；
C:保存断点及PSW； D:取效劳程序入口地址及新PSW。
10.键盘输入采用〔 〕方式向主机输入键码 (单项选择 )
A:IOP； B:DMA； C:中断； D:通道。
答案：1. B C D 2. A B C D 3. A 4. A 5. A
6. A B D 7. C 8. A B 9. B C D 10. C
附加：
1.请比拟说明中断方式及DMA方式的异同〔产生方式、处理方式、应用场合等方面〕。
答：一样：由随机请求引发。
不同：中断：CPU暂时中止现行程序的执行，转去执行为某个随机事态效劳的中断处理程序，处理完毕后自动恢复原程序的执行。实质上是一种程序切换过程。
处理过程是依靠执行中断处理程序来实现。适用于中低速I／O操作、处理复杂随机事件。
DMA：直接依靠硬件在主存及I/O设备之间进展直接的数据传送，在传送期间不需CPU的程序干预。处理过程直接依靠硬件实现。仅需占用系统总线，不切换程序，不存在保存断点、保护现场、恢复现场、恢复断点等操作。适用于主存及高速外设间的简单数据传送。
2. 比拟组合逻辑控制与微程序控制的优缺点与应用场合
组合逻辑：速度快，设计不规整，不易修改或扩展。应用于高速计算机与巨型机及规模较小的计算机中。
微程序：速度较慢，设计规整，易于修改或扩展。应用于通用计算机中。
3. 在多重中断系统中，中断处理器按中断优先级确定是否相应其他的中断。
描述组合逻辑控制器设计所采用的技术及设计思想：各组成局部及各自功能。
4.说明并行加法器的进位链及其如何实现快速进位的。
G，P的定义，C的推导与快速进位的说明
第 17 页