集成电路设计方法.pptx
《集成电路设计方法.pptx》由会员分享,可在线阅读,更多相关《集成电路设计方法.pptx(37页珍藏版)》请在咨信网上搜索。
1、第第12章章 集成电路设计方法集成电路设计方法 12.1 全定制设计方法全定制设计方法12.2 门门 阵阵 列列12.3 单元库设计技术单元库设计技术12.1 全定制(全定制(Full Custom)设计方法)设计方法 IC的硅片不进行预加工 无预处理和预编译的单元库,全人工版图设计 设计所需的每一单元 人工交互的方法进行版图的布局布线 需要从头到底设计各层掩膜图形 已有学术上的自动化设计软件 电路级综合的数学模型;模拟电路的结构级综合、单元级综合、版图级综合;模拟集成电路的硬件描述语言全定制(全定制(Full Custom)IC的的特点 完全符合自己性能要求的IC 硅面积利用率高 适宜于定型
2、的、产量大的IC产品 设计工作量大、设计效率低、设计周期长和设计费用高 要求设计人员有比较深的微电子专业知识和一定的设计经验 适宜于模拟和数/模混合IC 12.2 门门 阵阵 列列 门阵列设计技术彻底地解决了信号位置的限制,它更符合我们的设计习惯,将一切的逻辑设计,不论是组合逻辑还是时序逻辑,均以门逻辑及其门逻辑构成的功能块进行表述,电路规模不再以集成了多少晶体管进行衡量,而是用集成了多少标准门进行标度。严格地讲,门阵列不是一个实现逻辑的电路结构,它是一种版图形式。门阵列电路在ASIC市场份额中占据了很重要的地位。门阵列由于其设计过程自动化程度高,设计和制造周期较短,价格较低,特别适宜批量较小
3、的ASIC设计。其显著特点是器件结构已预先制造好,即是说基片上已预先制造好固定的晶体管或者门单元阵列,以及固定的输入输出压焊点和固定的布线通道(门海除外)。这种功能未经定义的基片通常称为门阵列母片。门阵列电路的设计广泛采用CAD系统。由于门阵列设计都具有较高的自动化水平,只要求ASIC设计者掌握一定的IC知识就可以进行设计。其设计的复杂性往往取决于计算机辅助设计工具的功能和性能。门阵列最早的研究工作起始于60年代中期,由于当时尚不具备门阵列开发技术的支持工具,加之当时整个IC工艺水平尚低,因而门阵列技术未达到实用水平。80年代以后,随着集成技术一日千里的飞速进步和CADCAT系统的建立和完善,
4、门阵列的研制生产获得重大突破,各类门阵列产品竞相涌现,门阵列进入快速发展的崭新阶段。90年代则出现了FPGA,门阵列技术进入到更高的发展阶段。门阵列是一种规则化的版图结构。门阵列版图采用行式结构,在单元行内规则的排列着以标准门定义的门单元,图12.1是一个58个引脚、112标准门容量的门阵列示意图,它的单元构成148阵列,这是一个门阵列的早期版本,但这个图最形象地说明了什么是门阵列。在实现具体电路时,门阵列中的单元结构是可改变的,并不是机械的以标准门进行连接,也就是说,所谓的标准门是用于定义门阵列规模的参考。58个引脚、个引脚、112标准门容量标准门容量148阵列阵列图图12.1 以现在被广泛
5、应用的CMOS门阵列为例,它的规模是以标准二输入“与非门”或二输入“或非门”进行定义。这样的一个标准门有两对MOS管:两只PMOS和两只NMOS,它也被称为四管单元。如果说4000门规模,则表示在门阵列的内部将有16000只MOS管,这里并未计及I/O单元引入的晶体管数量。在每个单元中的两对管子通过适当的连接就可实现二输入“与非门”、“或非门”或“倒相器”、“传输门”的功能,也可与其他单元适当连接实现多输入的门电路功能。当然,将门单元通过连接就能够构成时序逻辑。1 门阵列单元门阵列单元 有多种工艺技术支持门阵列的实现,主要有TTL,ECL,CMOS等。CMOS门阵列,由于其单元结构简单,单元内
6、部连接以及单元与外部的通信容易实现等优点,得到广泛应用。尤其是硅栅CMOS电路,除了硅栅MOS器件本身特性优良外,由硅栅工艺制作的多晶硅连接条使布线的灵活性大大提高。在VLSI技术中主要采用硅栅CMOS结构的门阵列。下面将介绍下面将介绍CMOS门阵列门阵列的单元结构及其应用的单元结构及其应用。单元本身带单元本身带有多晶硅桥有多晶硅桥 图图12.2 图B是一种硅栅CMOS门阵列的单元和多晶硅桥的结构图,在实际的设计中,单元版图是多种多样的,但基本的结构大致相同。这是一个p阱硅栅阱硅栅CMOS工艺结构的门阵列版图的局部,这个局部版图不包括金属布线图形。在实现具体逻辑时,根据所要实现的逻辑,在这个基
7、本版图上设计金属连线即可。在门阵列单元中,所有的NMOS晶体管的尺寸是相同的,所有的PMOS晶体管的尺寸也是相同的。为了说明布线通道,将规则的多晶硅桥也示于了图上。固定门阵列的结构与此相同,对于优化门阵列,多晶硅桥并不是这种规则结构,而是不等间隔结构,在需要跨接的地方才出现多晶硅桥,并且桥的长度也由跨过的水平连线的多少确定。在门阵列单元中,为了适应各种复杂的布线要求,在扩散区和引线上开了许多的引线孔。将来在不需要引线的地方,那些引线孔将被一些小的金属块所覆盖。在单元的基础上,设计系统根据各种具体逻辑单元电路结构,确定了一些基本的连接方法,作为数据库存放在系统中。在实现具体的逻辑时,这部分的内容
8、是通过调用数据库实现连接,集成电路中的线网则是通过布线系统实现。如果将该门阵列芯片的金属层、二氧化硅层、多晶硅层等去除,其单元掺杂图形如图12.3 所示,从这个图上我们可以清楚地看到由于多晶硅对掺杂过程的阻挡作用,虽然在版图上是完整的图形结构,实际上形成的掺杂区是被分割的图形形式,这个图说明了源漏区的实际图形,并可从中理解多晶硅栅的自对准原理。图图 12.3单元本身单元本身带有多晶带有多晶硅桥硅桥图图12.2图图12.4 在单元中的电源和地线的接触区采用重掺杂,其目的是减小接触电阻。同时,为保证P型和N型衬底电位的均匀性,在重掺杂区间隔一定的距离要开孔并用金属引线短接。从图12.4所示结构还可
9、看到,由于多晶硅的阻挡作用,重掺杂接触区实际上是断开的,这就必须用金属线将它们连接起来。如有可能则应避免这种断开情况的发生。图12.5是一个用这种单元结构实现逻辑门的电路和版图例子。S3既是一个既是一个PMOS的漏区,的漏区,又是另一个又是另一个PMOS管的源区,管的源区,这被称为共用源漏区。这被称为共用源漏区。S1、多晶硅栅、多晶硅栅Q1、S2构成了构成了倒相器中的倒相器中的PMOS管,管,S2作为作为PMOS管管的源区接电源,的源区接电源,S1是是PMOS管管的漏区,与的漏区,与NMOS管的漏管的漏区相接作为倒区相接作为倒相器的输出相器的输出S2、多晶硅栅、多晶硅栅A、S3构成了或非门的一
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路设计 方法
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【胜****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【胜****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。