微机原理基于ARM内核的微处理器芯片介绍.pptx

电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院微型计算系统原理及接口技术微型计算系统原理及接口技术1 1第第7 7章章 基于基于ARMARM内核的微处理器芯内核的微处理器芯片简介片简介2学时学时微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102 27.1 ARM926EJ-S7.1 ARM926EJ-S处理器内核处理器内核nARM9系列的通用可综合宏单元处理器内核系列的通用可综合宏单元处理器内核n采用采用v5TEJ的的ARM指令集体系结构指令集体系结构uARM9EJ-S整型内整型内核核u存储器管理单元存储器管理单元(MMU)u独立的指令和数据独立的指令和数据AMBA AHB总线接口总线接口u独立的指令和数据独立的指令和数据紧耦合存储器紧耦合存储器(TCM)接口接口u提供对外部协处理提供对外部协处理器的支持器的支持微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20103 3ARM926EJ-SARM926EJ-S外部接口图外部接口图u复位、时钟、中断复位、时钟、中断u调试接口调试接口uJTAG调试接口调试接口u其他配置接口其他配置接口uETM接口接口u数据存储器接口数据存储器接口u指令存储器接口指令存储器接口u数据数据AHB接口接口u指令指令AHB接口接口u协处理器接口协处理器接口微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20104 4ARM926EJ-SARM926EJ-S系统控制协处理器系统控制协处理器CP15CP15寄存器编号寄存器编号读操作对象读操作对象写操作对象写操作对象c0ID编码寄存器编码寄存器未知未知c0缓存类型寄存器缓存类型寄存器未知未知c0TCM状态寄存器状态寄存器未知未知c1控制寄存器控制寄存器控制寄存器控制寄存器c2变换表基址寄存器变换表基址寄存器变换表基址寄存器变换表基址寄存器c3域访问控制寄存器域访问控制寄存器域访问控制寄存器域访问控制寄存器c4保留保留保留保留c5数据故障状态寄存器数据故障状态寄存器数据故障状态寄存器数据故障状态寄存器c5指令故障状态寄存器指令故障状态寄存器指令故障状态寄存器指令故障状态寄存器c6故障地址寄存器故障地址寄存器故障地址寄存器故障地址寄存器c7缓存操作寄存器缓存操作寄存器缓存操作寄存器缓存操作寄存器c8未知未知TLB操作寄存器操作寄存器c9缓存锁定寄存器缓存锁定寄存器缓存锁定寄存器缓存锁定寄存器c9TCM区域寄存器区域寄存器TCM区域寄存器区域寄存器c10TLB锁定寄存器锁定寄存器TLB锁定寄存器锁定寄存器c11和和c12保留保留保留保留c13FCSE PID寄存器寄存器FCSE PID寄存器寄存器c13上下文上下文ID寄存器寄存器上下文上下文ID寄存器寄存器c14保留保留保留保留c15测试与调试寄存器测试与调试寄存器测试与调试寄存器测试与调试寄存器微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20105 5ARM926EJ-SARM926EJ-S系统控制协处理器系统控制协处理器CP15CP15u系统控制协处理器系统控制协处理器(CP15)用于用于配置和控制配置和控制ARM926EJ-S处理器。处理器。u缓存、紧耦合存储器、存储器管理单元以及大部分其他系统选缓存、紧耦合存储器、存储器管理单元以及大部分其他系统选项都项都由由CP15寄存器控制寄存器控制。u用户只能在用户只能在特权模式特权模式下使用下使用MRC和和MCR指令来指令来访问访问CP15寄存器。寄存器。除以下情况外，所有已定义的除以下情况外，所有已定义的CP15寄存器位在复位时都被寄存器位在复位时都被清零：清零：在复位时若信号在复位时若信号VINITHI为为低电平低电平，则，则V位被清零位被清零；若信号；若信号VINITHI为高电平，为高电平，则则V位被置位。位被置位。在复位时若信号在复位时若信号BIGENDINIT为为低电平低电平，则，则B位被清零位被清零；若信号；若信号BIGENDINIT为为高电平，则高电平，则B位被置位。位被置位。在复位时若在复位时若INITRAM引脚为引脚为高电平高电平，则，则TCM指令被使能指令被使能。处理器将指令。处理器将指令ITCM区域寄存器的指令区域寄存器的指令ITCM允许位置位，并从指令允许位置位，并从指令TCM引导系统。引导系统。微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20106 6ARM926EJ-SARM926EJ-Su存储器管理单元存储器管理单元MMUuCache和写缓冲器和写缓冲器u紧耦合存储器接口紧耦合存储器接口u总线接口单元总线接口单元u非高速缓存取指非高速缓存取指u嵌入式跟踪宏单元嵌入式跟踪宏单元u电源管理电源管理 对各模块简要了解即可对各模块简要了解即可微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20107 77.2 ARM97.2 ARM9微处理器微处理器n飞思卡尔飞思卡尔MC9328MX21nAtmel公司公司AT91SAM9263n三星三星S3C2440An意法半导体意法半导体STR91x微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20108 8飞思卡尔飞思卡尔MC9328MX21MC9328MX21n飞思卡尔公司采用飞思卡尔公司采用ARM内核的微处理器命名为内核的微处理器命名为i.MX系列，系列，该系列主要包含以下子系列：该系列主要包含以下子系列：ui.MXS，i.MXL，i.MX1，i.MX21，i.MX27，i.MX31，i.MX35，i.MX37和和i.MX51。n该系列微处理器该系列微处理器主要应用于主要应用于智能手机、便携式多媒体播智能手机、便携式多媒体播放器、便携式导航设备、视频监控、销售终端机系统和放器、便携式导航设备、视频监控、销售终端机系统和条码扫描仪等消费类、工业、健康等领域的产品。条码扫描仪等消费类、工业、健康等领域的产品。n除除i.MX系列微处理器以外，飞思卡尔公司还有少数其他系列微处理器以外，飞思卡尔公司还有少数其他产品也采用了产品也采用了ARM内核，例如适用于便携式多媒体播放内核，例如适用于便携式多媒体播放器和导航设备的器和导航设备的STMP37XX系列产品。系列产品。微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20109 9飞思卡尔飞思卡尔MC9328MX21MC9328MX21ni.MX21采用采用32.768 KHz的实时时钟，最大内核工作时钟的实时时钟，最大内核工作时钟可达可达266 MHzn内核采用内核采用1.5 V供电，外围及供电，外围及I/O接口采用接口采用3.3 V供电，使供电，使用用289脚的脚的PBGA封装封装n集成了集成了MPEG4编解码器、编解码器、LCD控制器、控制器、USB OTG接口、接口、CMOS传感器接口和传感器接口和AC97主控制器主控制器ni.MX21集成了集成了NAND Flash控制器控制器接口，设计者可以选接口，设计者可以选用廉价的用廉价的NAND Flash器件作为系统的非易失存储器器件作为系统的非易失存储器n通过通过i.MX21内部集成内部集成的的PCMCIA/CF，USB和和MMC/SD等接口，可以进行等接口，可以进行WLAN和蓝牙等多种功能的扩展和蓝牙等多种功能的扩展微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101010MC9328MX21MC9328MX21内部结构框图内部结构框图微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生201011 11AtmelAtmel公司公司AT91SAM9263AT91SAM9263nAtmel公司采用公司采用ARM内核的微处理器命名内核的微处理器命名为为AT91系列，该系列主要包含以下子系列：系列，该系列主要包含以下子系列：uAT91M42800A，AT91M55800AuAT91RM9200，AT91SAM7AuAT91SAM7L(低功耗低功耗)，AT91SAM7SuAT91SAM7SE，AT91SAM7XuAT91SAM9，AT91SAM9XE和和AT91X40微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101212AtmelAtmel公司公司AT91SAM9263AT91SAM9263微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101313AtmelAtmel公司公司AT91SAM9263AT91SAM9263n基于基于ARM926EJ-S内核的内核的32位微处理器位微处理器n带带有有MMU存存储储器器管管理理单单元元，支支持持DSP扩扩展展指指令令和和JAVA硬硬件件加加速速，当当运运行行在在200MHz时时拥拥有有220MIPS的运算性能的运算性能nAT91SAM9263具具备备两两组组独独立立的的外外部部存存储储器器总总线线EBI0和和EBI1，可可以以连连接接多多种种内内存存设设备备和和大大容容量量IDE硬盘设备硬盘设备n内内部部嵌嵌有有LCD控控制制器器，可可支支持持2D图图形形加加速速、双双通道通道DMA和图像传感器接口和图像传感器接口n集集成成了了多多种种标标准准外外设设接接口口，例例如如USART，SPI，TWI，定定时时计计数数器器，PWM，多多媒媒体体卡卡接接口口和和CAN控制器控制器等等微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101414AT91SAM9263AT91SAM9263内部结构框图内部结构框图微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101515三星三星S3C2440AS3C2440AnSamsung公司采用公司采用ARM内核内核的微处理器主要按的微处理器主要按照应用来划分。照应用来划分。n通用型通用型32位位MCU主要采用主要采用ARM7TDMI内核，面内核，面向向CAN/LIN总线、以太网、发动机控制和总线、以太网、发动机控制和RFID等应用场合。等应用场合。nSamsung公司的更多采用公司的更多采用ARM内核的微处理器内核的微处理器主要面向消费类便携式设备，例如：主要面向消费类便携式设备，例如：u采用采用ARM7TDMI内核的内核的S3C44B0和和S3C3410u采用采用ARM926EJ-S内核的内核的S3C2412，S3C2413，S3C2416，S3C2450和和S3C24A0u采用采用ARM920T内核的内核的S3C2410，S3C2440，S3C2442和和S3C2443u采用采用ARM1176JZF内核的内核的S3C6400等等微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101616三星三星S3C2440AS3C2440An采用采用ARM920T内核，实现了存储器管理单元内核，实现了存储器管理单元MMU，AMBA总线总线和哈佛架构的高速缓冲体系和哈佛架构的高速缓冲体系结构。结构。n在高速缓存方面采用了独立的在高速缓存方面采用了独立的16 KB的的I-cache和和16 KB的的D-cache。n采用采用0.13 m CMOS工艺标准宏单元和存储器单工艺标准宏单元和存储器单元，其低功耗、简洁的结构和全静态电路设计特元，其低功耗、简洁的结构和全静态电路设计特别适合对成本和功耗敏感的应用。别适合对成本和功耗敏感的应用。n为了降低整机系统的成本，为了降低整机系统的成本，S3C2440A提供了各提供了各类丰富的功能模块，在系统设计中无需配置额外类丰富的功能模块，在系统设计中无需配置额外的外部组件。的外部组件。微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101717S3C2440AS3C2440A内部结构框图内部结构框图微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101818存储器接口n单字节的单字节的Boot ROM 设计：设计：微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20101919存储器接口n用字节用字节EEPROM/FLASH 设计半字设计半字Boot ROM：微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102020存储器接口n用半字用半字EEPROM/FLASH 设计半字设计半字BOOT ROM：微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102121存储器接口n用字节用字节EEPROM/FLASH 设计的字设计的字Boot ROM微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102222意法半导体意法半导体STR91xSTR91xnST(意法半导体意法半导体)公司采用公司采用ARM内核的微处内核的微处理器主要包括三个系列：理器主要包括三个系列：n采用采用Cortex-M3内核的内核的STM32系列、采用系列、采用ARM7TDMI内核的内核的STR7系列和采用系列和采用ARM966E-S内核的内核的STR9系列。系列。uSTM32系列包含系列包含STM32101，STM32102和和STM32103子系列；子系列；uSTR7系列包含系列包含STR710，STR730和和STR750子系列；子系列；uSTR9系列包含系列包含STR910，STR911和和STR912子系列。子系列。微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102323意法半导体意法半导体STR91xSTR91xn采用采用96 MHz ARM966E-S内核内核，带有单周期的，带有单周期的DSP指令指令和与介质无关的联网功能；和与介质无关的联网功能；n具有优化具有优化DMA数据流的数据流的10/100 M以太网以太网接口；接口；n具有容量高达具有容量高达96 KB的的SRAM，544 KB的双体闪存，的双体闪存，SRAM或闪存都可以用于指令或数据存储；或闪存都可以用于指令或数据存储；n支持支持USB，CAN，SPI，I2C，UART/IrDA和多个计时和多个计时器，最多器，最多80个个5 V兼容的兼容的GPIO；n带有带有10位位ADC并具有全方位的并具有全方位的CPU监控功能；监控功能；n灵活的功耗和时钟管理功能，具有多种低功耗模式和带灵活的功耗和时钟管理功能，具有多种低功耗模式和带闹钟功能的低功耗实时时钟。闹钟功能的低功耗实时时钟。n这一架构允许同时访问代码和数据，从闪存执行代码的这一架构允许同时访问代码和数据，从闪存执行代码的最高速度可达最高速度可达96 MIPS；同时，在外设和；同时，在外设和SRAM之间能之间能够实现高达够实现高达384 Mbps的的DMA数据传输。数据传输。n大容量存储器可满足复杂的应用、实时操作系统大容量存储器可满足复杂的应用、实时操作系统(RTOS)、通信协议栈和数据存储的需求；双体闪存是实现在线编通信协议栈和数据存储的需求；双体闪存是实现在线编程程(IAP)和和E2PROM仿真的理想结构。仿真的理想结构。微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102424STR91xSTR91x内部结构框图内部结构框图微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生201025257.3 7.3 构造构造ARMARM微处理器最小硬件系统微处理器最小硬件系统n最小硬件系统通常是指以嵌入式处理器为最小硬件系统通常是指以嵌入式处理器为核心核心，包含，包含电源、时钟和复位电源、时钟和复位等保障处理等保障处理器正常工作的基本硬件电路器正常工作的基本硬件电路 n通常还包括用于引导和装载基本程序的通常还包括用于引导和装载基本程序的存存储器电路储器电路，以及用于系统调试和监控的，以及用于系统调试和监控的调调试接口电路试接口电路。微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102626S3C2440AS3C2440A最小硬件系统最小硬件系统nARM微处理器；微处理器；n电源模块电源模块，包括，包括CPU内内核和核和I/O接口电源电源；接口电源电源；n时钟模块时钟模块，包括系统主，包括系统主时钟和实时时钟；时钟和实时时钟；n复位模块复位模块，包括系统上，包括系统上电复位、手动复位和内电复位、手动复位和内部复位；部复位；n存储器模块存储器模块，包括程序，包括程序保存存储器和程序运行保存存储器和程序运行存储器；存储器；nJTAG调试接口模块。调试接口模块。微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102727基于基于S3C44BOXS3C44BOX开发的通用嵌入式系统的系统框架图开发的通用嵌入式系统的系统框架图微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102828电源模块电源模块n电电源源模模块块是是系系统统工工作作的的能能量量来来源源，其其电电压压、纹纹波波、内内阻阻和和驱驱动动能能力力等等性性能能直直接接影影响响到到系系统统工工作作的的稳稳定定性性，因因此此电电源源模模块块在在系系统统设设计计中中至至关关重要。重要。u电源电压一定要在系统需求的范围之内电源电压一定要在系统需求的范围之内u电源的驱动能力一定要能满足整个系统的功率需求电源的驱动能力一定要能满足整个系统的功率需求u电源纹波和电路干扰的处理电源纹波和电路干扰的处理u在在设设计计PCB时时需需要要对对模模拟拟电电源源和和数数字字电电源源进进行行物物理理上的隔离上的隔离微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20102929电源模块电源模块微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20103030时钟模块时钟模块n时时钟钟模模块块为为系系统统提提供供同同步步工工作作信信号号，其其稳定性直接关系到系统的工作稳定性稳定性直接关系到系统的工作稳定性 n在在ARM嵌嵌入入式式系系统统中中通通常常包包括括频频率率较较高高的的系统主时钟系统主时钟和频率较低的和频率较低的实时时钟实时时钟 nS3C2440A时钟模块：时钟模块：u16.9344 MHz的系统主时钟的系统主时钟u32.768 KHz的实时时钟的实时时钟 微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20103131时钟模块时钟模块经经锁锁相相环环后后得得到到FCLK，HCLK，PCLK和和UCLK四四组时钟信号：组时钟信号：uFCLK：ARM920T内核内核uHCLK：AHB总总线线、存存储储器器控控制制器器、中中断断控控制制器器、LCD控控制器、制器、DMA控制器和控制器和USB主机模块主机模块uPCLK：访访问问APB总总线线的的外外设设，如如WDT，I2S，I2C，PWM定定时时器器，MMC接接口口，ADC，UART，GPIO，RTC和和SPI等等模块模块uUCLK：USB模块需要的模块需要的48 MHz时钟时钟微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20103232时钟模块时钟模块微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20103333复位模块复位模块n系统上电复位、手动复位和内部复位系统上电复位、手动复位和内部复位n一一般般来来说说系系统统对对外外部部复复位位信信号号波波形形有有一一定定的的要要求求，若若不不能能满满足足要要求求(例例如如持持续续时时间过短间过短)，则系统将不能正常工作。，则系统将不能正常工作。微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20103434存储器模块存储器模块n存存储储器器模模块块为为系系统统程程序序的的保保存存和和运运行行提提供供空空间间，在在系系统统设设计计中中主主要要根根据据处处理理器器的的存存储储器器接接口口选选择择合合适适的的存存储储器器芯芯片片（存储类型、容量、速度和接口类型（存储类型、容量、速度和接口类型）n存存放放程程序序的的NAND Flash存存储储器器和和用用于于程序运行的程序运行的SDRAM存储器存储器 n“Steppingstone”用于引导系统用于引导系统微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20103535存储器模块存储器模块微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20103636调试接口调试接口nARM微微处处理理器器一一般般都都采采用用JTAG作作为为调调试接口试接口nTRST，TMS，TCK，TDI和和TDO微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010LEDLED灯灯对应对应S3C2440S3C2440引脚引脚LED0LED0S3C2410_GPC7S3C2410_GPC7LED1LED1S3C2410_GPC5S3C2410_GPC5LED2LED2S3C2410_GPH9S3C2410_GPH9LED3LED3S3C2410_GPB4S3C2410_GPB4LED4LED4S3C2410_GPG5S3C2410_GPG5LED5LED5S3C2410_GPG6S3C2410_GPG6LED6LED6S3C2410_GPG7S3C2410_GPG7LED7LED7S3C2410_GPG8S3C2410_GPG8 LEDLED接口及驱动设计接口及驱动设计微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010383838RegisterRegisterAddressAddressR/WR/WDescriptionDescriptionReset Reset valuevalueGPGCONGPGCON0 x560000600 x56000060R/WR/WConfigures the pins of port GConfigures the pins of port G0 x00 x0GPGDATGPGDAT0 x560000640 x56000064R/WR/WThe data register of port GThe data register of port GUndefUndefGPGUPGPGUP0 x560000680 x56000068R/WR/WPull-up disable register of port GPull-up disable register of port G0 xfc000 xfc00GPGCON是是GPIO G端口的端口的配置寄存器配置寄存器，它决定每个管脚使用什么功能，它，它决定每个管脚使用什么功能，它可以配置管脚为输入，输出等功能可以配置管脚为输入，输出等功能GPGDAT是是GPIO G端口的端口的数据寄存器数据寄存器，如果端口被配置为输出端口，则数，如果端口被配置为输出端口，则数据可以写入到据可以写入到G口的数据寄存器中；如果端口被配置为输入端口，口的数据寄存器中；如果端口被配置为输入端口，则数据从则数据从G口的数据寄存器中读出数据口的数据寄存器中读出数据GPGUP是是GPIO G端口的端口的上拉寄存器上拉寄存器，它控制，它控制G口的上拉功能是否有效，为口的上拉功能是否有效，为0时，上拉有效，为时，上拉有效，为1时，上拉无效时，上拉无效与与GPIOGPIO（LEDLED接口）相关的控制寄存接口）相关的控制寄存器器微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010GPG8GPG817:1617:1600=input10=EINT1601=Output11=ReservedGPG7GPG715:1415:1400=input10=EINT1501=Output11=ReservedGPG6GPG613:1213:1200=input10=EINT1401=Output11=ReservedGPG5GPG511:1011:1000=input10=EINT1301=Output11=Reserved PORT GPORT G控制寄存器功能描述及控制字设置控制寄存器功能描述及控制字设置 ;设置设置GPG5GPG8(即即LED4-LED7)为为output GPGCON EQU 0 x56000060 ldr r0,=GPGCON ldr r1,r0 bic r1,r1,#0 x0003fc00 orr r1,r1,#0 x00015400 str r1,r0微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010PORT GPORT G上拉寄存器功能描述及控制字设置上拉寄存器功能描述及控制字设置GPGUPGPGUPBitBitDescriptionDescriptionGPG15:0GPG15:015:015:00:the pull up function attached to to 0:the pull up function attached to to the corresponding port pin is enabled.the corresponding port pin is enabled.1:the pull up function is disabled1:the pull up function is disabled;禁止禁止GPG5GPG8(即即LED4-LED7)端口的上拉电阻端口的上拉电阻 GPUP EQU 0 x56000068ldr r0,=GPGUP ldr r1,r0 orr r1,r1,#0 x01e0 str r1,r0微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010GPGDATGPGDATBitBitDescriptionDescriptionGPG15:0GPG15:015:015:0When the port is configured as an input port,the When the port is configured as an input port,the corresponding bit is the pin state.corresponding bit is the pin state.When the port is configured as an output port,the When the port is configured as an output port,the pin state is the same as the corresponding bit.pin state is the same as the corresponding bit.When the port is configured as functional pin,the When the port is configured as functional pin,the undefined value will be read.undefined value will be read.;点亮点亮LED4，即即GPG5(即即LED4)输出为输出为0 GPGDAT EQU 0 x56000064ldr r2,=GPGDAT ldr r3,r2orr r3,r3,#0 x01e0bic r3,r3,#0 x0020 str r3,r2 PORT GPORT G数据寄存器功能描述及操作数据寄存器功能描述及操作 微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010RS232RS232串行接口设计串行接口设计 RS232 COM PORT 原理图原理图微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010（1）UART0行控制寄存器：主要配置操作模式，校验位，停止位，数据位行控制寄存器：主要配置操作模式，校验位，停止位，数据位;ULCON0 设置为设置为 0 x03,含义是正常操作模式含义是正常操作模式,无校验无校验,停止位停止位1,8个数据位个数据位 ULCON0 EQU 0 x50000000 ldr r2,=ULCON0 ;mov r3,#0 x03 str r3,r2微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010;UCON0 设置为设置为 0 x05 表示发送、接收数据都使用查询方式表示发送、接收数据都使用查询方式,使用使用PCLK UCON0 EQU 0 x50000004 ldr r2,=UCON0 mov r3,#0 x05 str r3,r22）UART0控控制制寄寄存存器器：主主要要配配置置UART时时钟钟，发发送送接接收收模模式式微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010（3）UART0 波特率控制寄存器波特率控制寄存器;UBRDIV0设置为设置为36,含义为含义为 波特率设为波特率设为 115200,由下面公式算得由下面公式算得 UBRDIVn=(int)(PCLK/bps*16)-1，其中，其中 PCLK=66.68MHz UBRDIV0 EQU 0 x50000028 ldr r2,=UBRDIV0 mov r3,#36 strh r3,r2微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010（4）UART0 FIFO寄存器：主要配置是否使用寄存器：主要配置是否使用FIFO;UFCON0 设置为设置为 0 x00 为不使用为不使用 FIFO UFCON0 EQU 0 x50000008 ldr r2,=UFCON0 mov r3,#0 x00 str r3,r2微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生2010（5）UART0 MODEM控制寄存器控制寄存器 ;UMCON0 设置为设置为 0 x00 为不使用流控为不使用流控 UMCON0 EQU 0 x5000000C ldr r2,=UMCON0 mov r3,#0 x00 str r3,r2微型计算系统原理及接口技术微型计算系统原理及接口技术电子科技大学电子科技大学通信与信息工程学院通信与信息工程学院林水生20104848习题习题7.1 7.5 7.6