VHDL语言入门教程.ppt
《VHDL语言入门教程.ppt》由会员分享,可在线阅读,更多相关《VHDL语言入门教程.ppt(112页珍藏版)》请在咨信网上搜索。
1、3 VHDL语言语言VHDL:VHSIC Hardware Description Language.3.1 VHDL语言基础3.2 VHDL基本结构3.3 VHDL语句3.4 状态机在VHDL中的实现3.5 常用电路VHDL程序3.6 VHDL仿真3.7 VHDL综合HDL-Hardware Description Language 一种用于描述数字电路的功能或行为的语言。目的是提为电路设计效率,缩短设计周期,减小设计成本,可在芯片制造前进行有效的仿真和错误检测。优点:优点:优点:优点:HDLHDL设计的电路能获得非常抽象级的描述。如基于设计的电路能获得非常抽象级的描述。如基于设计的电路能获
2、得非常抽象级的描述。如基于设计的电路能获得非常抽象级的描述。如基于RTL(Register Transfer RTL(Register Transfer Level)Level)描述的描述的描述的描述的ICIC,可用于不同的工艺。,可用于不同的工艺。,可用于不同的工艺。,可用于不同的工艺。HDLHDL设计的电路,在设计的前期,就可以完成电路的功能级的验证。设计的电路,在设计的前期,就可以完成电路的功能级的验证。设计的电路,在设计的前期,就可以完成电路的功能级的验证。设计的电路,在设计的前期,就可以完成电路的功能级的验证。HDLHDL设计的电路类似于计算机编程。设计的电路类似于计算机编程。设计的
3、电路类似于计算机编程。设计的电路类似于计算机编程。常用的HDL语言:VHDL、Verilog HDL VHDL是美国国防部在20世纪80年代初为实现其高速集成电路硬件VHSIC计划提出的描述语言;IEEE从1986年开始致力于VHDL标准化工作,融合了其它ASIC芯片制造商开发的硬件描述语言的优点,于93年形成了标准版本(IEEE.std_1164)。1995年,我国国家技术监督局推荐VHDL做为电子设计自动化硬件描述语言的国家标准。VHDL 概述:VHDL VHSIC Hardwarter Description Language Very High speed integrated cir
4、cuitVHSIC 覆盖面广,系统硬件描述能力强,是一个多层次的硬件描述语言;VHDL语言具有良好的可读性,既可以被计算机接受,也容易被人们所理解;VHDL语言可以与工艺无关编程;VHDL语言已做为一种IEEE的工业标准,便于使用、交流和推广。VHDL语言的不足之处:VHDL VHDL优点优点优点优点:设计的最终实现取决于针对目标器件的编程器,工具的不同会导致综合质量不一样。3.1.1 标识符(Identifiers)要求:l 首字符必须是字母l 末字符不能为下划线l 不允许出现两个连续的下划线l 不区分大小写l VHDL定义的保留字(关键字),不能用作标识符l 标识符字符最长可以是32个字符
5、。注释由两个连续的虚线()引导。3.1 VHDL语言基础 标识符用来定义常数、变量、信号、端口、子程序或参数的名字,由字母(AZ,az)、数字(09)和下划线(_)字符组成。例如:ABSABS,ACCESSACCESS,AFTERAFTER,ALLALL,ANDAND,ARCHITECTUREARCHITECTURE,ARRAYARRAY,ATTRIBUTEATTRIBUTE,BEGINBEGIN,BODYBODY,BUFFERBUFFER,BUSBUS,CASE CASE,COMPONENTCOMPONENT,CONSTANTCONSTANT,DISCONNECTDISCONNECT,DOW
6、NTODOWNTO,ELSEELSE,ELSIFELSIF,ENDEND,ENTITYENTITY,EXITEXIT,FILEFILE,FORFOR,FUNCTIONFUNCTION,GENERICGENERIC,GROUPGROUP,IFIF,INPUREINPURE,ININ,INOUTINOUT,ISIS,LABELLABEL,LIBRARYLIBRARY,LINKAGELINKAGE,LOOPLOOP,MAPMAP,MODMOD,NANDNAND,NEWNEW,NEXTNEXT,NOR NOR,NOTNOT,NULLNULL,OFOF,ONON,OPEN OPEN,OR OR,OTHE
7、RSOTHERS,OUTOUT,PACKAGEPACKAGE,POUTPOUT,PROCEDURE PROCEDURE,PROCESSPROCESS,PUREPURE,RANGE RANGE,RECODERECODE,REMREM,REPORTREPORT,RETURNRETURN,ROLROL,RORROR,SELECTSELECT,SHAREDSHARED,SIGNALSIGNAL,SLASLA,SLLSLL,SRASRA,SUBTYPESUBTYPE,THENTHEN,TRANSPORTTRANSPORT,TOTO,TYPE TYPE,UNAFFECTEDUNAFFECTED,UNITS
8、UNITS,UNTILUNTIL,USEUSE,VARIABLEVARIABLE,WAITWAIT,WHENWHEN,WHILEWHILE,WITHWITH,XOR XOR,XNORXNOR 关键字(保留字):关键字(keyword)是VHDL中具有特别含义的单词,只能做为固定的用途,用户不能用其做为标识符。3.1.2 数据对象(Date Objects)常量ConstantConstant bus_width:integer:=8;-定义总线宽度为常数8 数据对象包括常量、变量、信号和文件四种类型。常量是对某一常量名赋予一个固定的值,而且只能赋值一次。通常赋值在程序开始前进行,该值的数据类型
9、则在说明语句中指明。Constant 常数名:数据类型:表达式Constant Vcc:real:=5.0;-定义Vcc的数据类型是实数,赋值为5.0V常量所赋的值应和定义的数据类型一致;常量在程序包、实体、构造体或进程的说明性区域内必须加以说明。定义在程序包内的常量可供所含的任何实体、构造体所引用,定义在实体说明内的常量只能在该实体内可见,定义在进程说明性区域中的常量只能在该进程内可见。Variable 变量名:数据类型 :初始值;Variable count:integer 0 to 255:=20;-定义count整数变量,变化 范围0255,初始值为20。变量Variable 变量只能
10、在进程语句、函数语句和过程语句结构中使用。变量的赋值是直接的,非预设的,分配给变量的值立即成为当前值,变量不能表达“连线”或存储元件,不能设置传输延迟量。变量赋值语句:目标变量名 :=表达式;变量定义语句:x:=10.0;-实数变量赋值为10.0Y:=1.5+x;-运算表达式赋值,注意表达式必须与目标变量的数据类型相同A(3 to 6):=(“1101”);-位矢量赋值Signal 信号名:数据类型:初始值Signal clock:bit:=;-定义时钟信号类型,初始值为0 信号Signal 信号表示逻辑门的输入或输出,类似于连接线,也可以表达存储元件的状态。信号通常在构造体、程序包和实体中说
11、明。信号定义语句:Signal count:BIT_VECTOR(3 DOWNTO 0);-定义count为4位位矢量信号赋值语句:目标信号名 =表达式;x=9;Z=x after 5 ns;-在5ns后将x的值赋予z3.1.2 数据类型l 布尔:(Boolean)l 位:(Bit)TYPE BIT IS(0,1);-取值为0和1,用于逻辑运算 l 位矢量:(Bit_Vector)TYPE BIT_VECTOR IS ARRAY(Natural range)OF BIT;-基于Bit类型的数 组,用于逻辑运算 SIGNAL a:Bit_Vector(0 TO 7);SIGNAL a:Bit_V
12、ector(7 DOWNTO 0)VHDL的预定义数据类型 在VHDL标准程序包STANDARD中定义好,实际使用过程中,已自动包含进VHDL源文件中,不需要通过USE语句显式调用。TYPE BOOLEAN IS(FALSE,TRUE);-取值为FALSE和TRUE,不是数值,不 能运算,一般用于关系运算符l 整数:(Integer)取值范围 -(231-1)(231-1),可用32位有符号的二进制数表示 variable a:integer range-63 to 63 在实际应用中,VHDL仿真器将Integer做为有符号数处理,而VHDL综合器将Integer做为无符号数处理;要求用RA
13、NGE子句为所定义的数限定范围,以便根据范围来决定表示此信号或变量的二进制数的位数。l 字符:(Character)TYPE CHARACTER IS(NUL,SOH,STX,!,);-通常用引起 来,区分大小写;l 字符串:(String)VARIABLE string_var:STRING(1 TO 7);string_var:=“A B C D”;-通常用“”引起来,区分大小写;l 实数:(Real)取值范围 -1.0E38+1.0E38,仅用于仿真不可综合 1.0 -十进制浮点数 843.6e+4 -八进制浮点数 43.6E-4 -十进制浮点数l 时间:(Time)物理量数据,完整的包
14、括整数和单位两个部分,用至少一个空格隔开,仅用于仿真不可综合;fs,ps,ns,us,ms,sec,min,hrl 错误等级(Severity Level):表示系统状态,仅用于仿真不可综合;TYPE severity_level IS(NOTE、WARNING、ERROR、FAILURE);IEEE IEEE预定义标准逻辑位与矢量预定义标准逻辑位与矢量预定义标准逻辑位与矢量预定义标准逻辑位与矢量l 标准逻辑位(Std_Logic)l 标准逻辑位矢量(Std_Logic_vector)基于Std_Logic类型的数组;使用Std_Logic和 Std_Logic_Vector要调用IEEE库中
15、的Std_Logic_1164 程序包;就综合而言,能够在数字器件中实现的是“、0、1、Z”四种状态。在条件语句中,必须要全面考虑Std_Logic的所有可能取值情况,否则综合器可能会插入不希望的锁存器。U:Uninitialized;X:Forcing Unkown;0:Forcing 0 1:Forcing 1 Z:High Impedance W:Weak UnknownL:Weak 0 H:Weak 1 :Dont care枚举:type states is(idle,decision,read,write);type boolean is(false,true);type bit i
16、s(0,1);数组:type value_type is array(127 downto 0)of integer;type matrix_type is array(0 to 15,0 to 31)of std_logic;用户自定义l TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型 或 TYPE 数据类型名 IS 数据类型定义l SUBTYPE 子类型名 IS 基本数据类型定义 RANGE 约束范围subtype digit is integer range 0 to 9;3.1.3 数据类型转换VHDL为强定义类型语言,不同类型的数据不能进行运算和直接赋值。l 类型标记法
17、Variable A:integer;Variable B:real;A=integer(B);B=real(A);l 函数法Conv_interger(A);-由std_logic转换为integer型,在std_logic_unsigned包。l 常数转换法/常量转换法Type conv_table is array(std_logic)of bit;Constant table:conv_table:=(0|L=0,1|H=1,others=0);Signal a:bit;signal b:std_logic;A=table(b);-将std_logic型转换为bit型具有转换表性质的常
18、数 在“STD_LOGIC_1164”、“STD_LOGIC_ARITH”和 “STD_LOGIC_UNSIGNED”的程序包中提供的数据类型变换函数。属性属性属性属性属性提供的是关于信号、类型等的指定特性。event:若属性对象有事件发生,则生成布尔值“true”,常用来检查时钟边沿是否有效。上升沿:Clock EVENT AND Clock=1 range:生成一个限制性数组对象的范围left:生成数据类型或数据子类型的左边界值;right,high,low,lengthrange:“0 to n”;reverse_range:“n downto 0”运算符运算符运算符运算符l 算术运算符
19、:,*,/,MOD,REM,SLL,SRL,SLA,SRA,ROL,ROR,*,ABSl 关系运算符:,/,=l 逻辑运算符:AND,OR,NAND,NOR,XNOR,NOT,XORl 赋值运算符:l 其他运算符:,&并置操作符 SIGNAL a:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL d:STD_LOGIC_VECTOR(1 DOWNTO 0);.a =10d(1)1 ;-元素与元素并置,并置后的数组长度为4.IF a d=101011 THEN.-在IF条件句中可以使用并置符 运算符优先级别逻辑、算术运算符(NOT,*,ABS)乘法运算符(/,MOD,REM
20、,*)正负运算符:,加减、并置运算符:,&关系运算符:,/,=逻辑运算符:AND,OR,NAND,NOR,XNOR,NOT,XOR 移位运算符的左边为一维数组,其类型必须是BIT或BOOLEAN,右边必须是整数移位次数为整数的绝对值。移位运算符操作示意图“1100”SLL1=“1000”“1100”SRL1=“0110”“1100”SLA1=“1000”“1100”SRA1=“1110”“1100”ROL1=“1001”“1100”ROR1=“0110”SLL:将位向量左移,右边移空位补零;SRL:将位向量右移,左边移空位补零;SLA:将位向量左移,右边第一位的数值保持原值不变;SRA:将位向
21、量右移,左边第一位的数值保持原值不变;ROL和ROR:自循环左右移位。取余运算(a REM b)的符号与a相同,其绝对值小于b的绝对值。例如:(-5)REM 2=(-1)5 REM 2=(1)取模运算(a MOD b)的符号与b相同,其绝对值小于b的绝对值。例如:(-5)MOD 2=1 5 MOD(-2)=(-1)3.2 VHDL3.2 VHDL基本结构基本结构基本结构基本结构 实体(Entity):描述所设计的系统的外部接口信号,定义电路设计中所有的输入和输出端口;结构体(Architecture):描述系统内部的结构和行为;包集合(Package):存放各设计模块能共享的数据类型、常数和子
22、程序等;配置(Configuration):指定实体所对应的结构体;库(Library):存放已经编译的实体、结构体、包集合和配置。LIBRARY IEEE;-库、程序包的说明调用 USE IEEE.Std_Logic_1164.ALL;ENTITY FreDevider IS -实体声明PORT(Clock:IN Std_logic;Clkout:OUT Std_logic);END;ARCHITECTURE Behavior OF FreDevider IS -结构体定义SIGNAL Clk:Std_Logic;BEGIN PROCESS(Clock)BEGIN IF rising_edg
23、e(Clock)THEN Clk=NOT Clk;END IF;END PROCESS;Clkout=Clk;END;VHDL的基本设计单元结构:程序包说明、实体说明和结构体说明三部分。3.2.1 3.2.1 实体(实体(实体(实体(EntityEntity)ENTITY 实体名 IS GENERIC(常数名:数据类型:设定值)PORT(端口名1:端口方向 端口类型;端口名2:端口方向 端口类型;.端口名n:端口方向 端口类型);END 实体名;实体描述了设计单元的输入输出接口信号或引脚,是设计实体经封装后对外的一个通信界面。ENTITY FreDevider ISPORT(Clock:IN
24、Std_logic;Clokout:OUT Std_logic);END;实体名最后一条端口声明语句无分号端口方向端口类型端口名 实体名由设计者自由命名,用来表示被设计电路芯片的名称,但是必须与VHDL程序的文件名称相同。要与文件名一致;例如:GENERIC(wide:integer:=32);-说明宽度为32 GENERIC(tmp:integer:=1ns);-说明延时1 ns 类属说明 类属为设计实体与外界通信的静态信息提供通道,用来规定端口的大小、实体中子元件的数目和实体的定时特性等。格式:GENERIC(常数名:数据类型:设定值;常数名:数据类型:设定值);端口方向:IN,OUT,I
25、NOUT,BUFFERINOUTINOUTBUFFER“OUT”和“BUFFER”都可定义输出端口;若实体内部需要反馈输出信号,则输出端口必须被设置为“BUFFER”,而不能为“OUT”。同方向、同类型的端口可放在同一个说明语句中。ENTITY Full_adder IS PORT(a,b,c:IN BIT;sum,carry:OUT BIT );END Full_adder;3.2.2 3.2.2 结构体结构体结构体结构体 (Architecture)(Architecture)ARCHITECTURE 结构体名 OF 实体名 IS 声明语句BEGIN 功能描述语句END 结构体名;用于声明
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VHDL 语言 入门教程
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【可****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【可****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。