计算机例题.doc

   10. 一个完整的计算机系统包括 。
    A.运算器、存储器、控制器 B.外部设备和主机
    C.主机和实用程序 D.配套的硬件设备和软件系统
5. 通常所说的主机是指 。
          A. CPU B. CPU和内存
C. CPU、内存和外存 D. CPU、内存和硬盘

某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少? 如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?
•
总线带宽＝一次传输的字节数／总线周期 ＝总线宽度/8*总线时钟频率

• 解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，
（1）根据定义可得 Dr = D/T = D×1/T = D×f =4B×33×1000000/s=132MB/s
（2）64位=8B， Dr= D×f =8B×66×1000000/s=528MB/s

1.总线中地址线的用处是______。
A.选择主存单元地址 B. 选择进行信息传输的设备
C. 选择外存地址
D. 指定主存单元和I/O设备接口电路的选择地址
2.系统总线中控制线的功能是______。
A.提供主存、I/O接口设备的控制信号和响应信号
B.提供数据信息 C.提供时序信号
D.提供主存、I/O接口设备的响应信号
3.在______的微型计算机系统中，外设可和主存贮器单元统一编址 ，因此可以不使用I / O指令。
A.单总线 B.双总线 C.三总线 D.多总线
总线系统测试题
一、选择题：
1．计算机使用总线结构的主要优点是便于实现积木化，同时_C_____。
　A.减少了信息传输量
　B. 提高了信息传输的速度
　C. 减少了信息传输线的条数
　D. 加重了CPU的工作量
2. 描述PCI总线中基本概念不正确的句子是___C___。
　A. PCI 总线与HOST桥不仅连接主存，还可以连接多个CPU
　B. PCI 总线体系中有三种桥，它们都是PCI 设备
　C. 以桥连接实现的PCI总线结构不允许许多条总线并行工作
　D. 桥的作用可使所有的存取都按CPU 的需要出现在总线上
3．三种集中式总线控制中，____B___方式对电路故障最敏感。
　A. 计数器定时查询 B.链式查询
　C .独立请求 　　　 D. 计数器定时查询和链式查询
4.同步通信之所以比异步通信具有较高的传输频率,是因为同步通信_C___。
　A.需要应答信号；
　B.总线长度较短；
　C.用一个公共时钟信号进行同步；
　D.各部件存取时间比较接近。
5.在集中式总线仲裁中，__B__方式响应时间最快。
A.菊花链方式 B.独立请求方式 C.电路故障 D.计数器定时查询方式
6.系统总线中地址线的功能是___D___。
　A． 选择主存单元地址
　B． 选择进行信息传输的设备
　C． 选择外存地址
　D． 指定主存和I/O设备接口电路的地址
7.系统总线中控制器的功能是_D_____。
　A． 提供主存响应信号
　B． 提供数据信息
　C． 提供时序信号
　D． 提供主存、I/O接口设备的响应信号

二、填空题：
1． 衡量总线性能的重要指标是.___总线带宽___，它定义为总线本身所能达到的最高._传输速率_____。PCI总线的带宽可达.__264MB/s____。
2. 当代流行的标准总线内部结构包含_数据传送_____总线，__仲裁____总线，_中断和同步_____总线，以及公用总线。

3.总线的一次信息传送过程大致分哪几个阶段？

分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回(错误报告)。

一、填空题
1. 在单机系统中，三总线结构的计算机的总线系统由 数据 、 地址 和 控制 等组成。
2.总线是构成计算机系 的互联机构 ，是多个部件之间进行数据传送的 公共 通道，并在 争用资源 的基础上进行工作。
总线这一章的总结
1、总线是构成计算机系统的互连机构，是多个系
统功能部件之间进行数据传送的公共通道，并在争用
资源的基础上进行工作。
　2、总线有物理特性、功能特性、电气特性、机械
特性，因此必须标准化。
  3、衡量总线性能的重要指标是总线带宽，它定义为：
总线本身所能达到的最高传输速率。　
4、计算机系统中，信息的传输方式包括：
　　(1) 并行传送；(2) 串行传送；(3) 复用传送。
5、各种外围设备必须通过“接口”与总线相连。接口是指CPU、主存、外围设备之间通过总线进行连接的
逻辑部件。接口部件在它动态联结的两个功能部件间起着缓冲器和转换器的作用，以便实现彼此之间的信息传送。
6、总线仲裁是总线系统的核心问题之一。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略，选择其中一个主设备作为总
线的下一次主方，接管总线控制权。
　 总线仲裁通常分为集中式仲裁和分布式仲裁。
   两者区别：
    集中式仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优先原则或公平原则进行裁决，然后仅给一个功能模块发出授权信号。 ① 链式查询方式；② 计数器定时查询方式；③ 独立请求方式；
    分布式仲裁不需要中央仲裁器，每个功能模块都有自己的仲裁号和仲裁器。通过分配优先级仲裁号，每个仲裁器将仲裁总线上得到的仲裁号与自己的仲裁号进行比较，从而获得总线
控制权。
7、总线定时是总线系统的另一个核心问题。为了同步主方、从方的操作，必须制订定时协议。通常采用同步定时和异步定时两种协议。
  各自特点：
  （1）在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的。
  （2）在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即：建立在应答式或互锁机制基础上，不需要统一的公共时钟信号。在异步定时中，总线周期的长度是可变的。
存储器
1磁盘存储器多用作（ C ）。
（A）主存 （B）高速缓存 （C）辅存 （D）固存
2．在下列存储器中，允许随机访问的存储（ D ）。
（A）磁带（B）磁盘（C）磁鼓（D）半导体存储器
3．在下列存储器中，（ C ）存取时间长短与信息所在的位置有关。
（A）主存 （B）高速缓存 （C）磁带 （D）固存
4．静态RAM的特点是（ A ）。
（A）写入的信息静止不变 （B）在你停电的情况下,信息能长期保持不变 （C）只读不写，因而信息不再变化 （D）停电后，信息仍能长久保持不变
5.CPU可直接访问的存储器是（ A ）。
（A）主存 （B）辅存 （C）磁盘 （D）磁带

6．在存储系统的层次结构中，CPU可直接访问的存储器是( cache )和( 主存 )。

9．若地址码8位，按字节编址则访问空间可达( 256B )。若地址码10位，则访存空间可达( 1024B )。 若地址码16位，则访存空间可达( 65536B )。若地址码20位，则访存空间可达( )。

1 动态RAM的特点是( AD )。
(A)工作中存储内容会产生变化 (B)工作中需动态的改变访存地址 (C)每次读出后，需根据原存内容重写一次 (D)每隔一定时间，需根据原存内容重写一次
2．地址总线A15(高位)~A0(低位)，用4K*4的存储芯片组成16KB的存储器，则加至各存储芯片上的地址线是( C )。
(A)A16~A15 (B)A0~A9
(C)A0~A11 (D)A4~A15
3.磁表面存储器所记录的信息( A )。
A.能长期保存 B.不能长期保存 C.读出后,原存信息既被破坏 D.读出若干次后要重写

4.存储器的随机访问方式是指（　D ）。
A.可随意访问存储器
B.按随机文件访问存储器
C.可对存储器进行读出与写入
D.可按地址访问存储器任一编址单元，其访问时间相同且与地址无关
5.在下面的结论中，（ B ）正确。
A.主存是主机的一部分，不能通过系统总线被访问;
B.主存可以和外围设备一样，通过系统总线被访问;
C.主存是主机的一部分，必须通过专用总线进行访问;
D.主存是主机的一部分，必须通过内总线进行访问
例1 设有32片256K×1位的SRAM芯片
(1) 采用位扩展方法可构成多大容量的存储器？
(2) 该存储器需要多少字节地址位？
(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。
解 芯片包含18根地址线
(1)32片256K×1位的SRAM 256K*1位SRAM 芯片可构成256K×32位的存储器。
(2)如采用32位字编址方式，则需要18条地址线，因为218=256K Word。
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。

例2 设有若干片256K×8位的SRAM芯片，问：
(1) 采用字扩展方法构成2048KB存储器需多少片SRAM芯片？
(2) 该存储器需要多少字节地址位？
(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号
有地址信号、数据信号、控制信号MREQ#和R/W#。

解：256K*8位SRAM芯片包含18根地址线
(1) 该存储器需要2048K/256K = 8片SRAM芯片；
(2) 需要21条地址线，因为221=2048K，其中高3位经过译码器输出后用于芯片选择，低18位作为每个存储器芯片的地址输入。
(3) 该存储器与CPU连接的结构图如下

6．机器字长32位，其存储容量为4MB，若按字编址，其寻址范围是 A 。
A．0~1MW B.0~1MB C.0~4MW D.0~4MB
8．某计算机字长为32位，存储容量是8MB，若按双字编址，它的寻址范围是 C 。
A．0~256K B.0~512K C.0~1M D. 0~2M

例1 ．某磁盘组共有8个记录面。盘面存储区内径2英寸,外径8英寸，道密度为100TPI，最内磁道上的位密度为5000BPI，转速为3000转/分，平均找道时间为10ms。问： 1) 平均存取时间是多少？ 2）共有多少圆柱面？
3）总存储容量是多少？ 4）数据传输率是多少？
解： 1）平均存取时间=平均找道时间+平均等待时间
平均等待时间=（1/3000/60）/2=10 ms
平均存取时间=10ms+10ms=20ms
2) 圆柱面数=有效存储区域长度×道密度
＝（（8－2）/2）×100道=300道
3）总存储容量=磁道长度×位密度×柱面数×盘面数
＝2×3.14 × 1×5000×300×8= 75.36(MB)
4) 数据传输率= 位密度×周长×转速
＝5000×2×3.14 × 1× (3000/60)=2.5(MB/s)
例2．已知某磁盘存储器转速为2400转／分，每个记录面道数为200道，平均找道时间为60ms，每道存储容量为96Kbit，求磁盘平均存取时间与数据传输率．
1）平均存取时间＝寻道时间＋平均等待时间 ＝60ms+1/(2400/60*1000)/2
2）数据传输率＝道容量×转速
＝96/8*1000×2400/60
例3.一个硬磁盘内有8片盘片,每片盘片内有两个记录面,每个记录面上共有4970个磁道,每个磁道分63个扇区,磁盘转速为3600rpm。问：
(1)磁盘内共有多少个存储面？
(2)磁盘内共有多少个柱面？
(3)该磁盘的存储容量为多少？
(4)在读写访问时磁盘能提供的数据传输率是多少？
解:(1)磁盘内共有8*2=16个存储面
(2)磁盘内共有4970个柱面。
(3)磁盘的容量为16*4970*63*512=2504880KB
(4)数据传输率是63*512*3600/60=1890KB/s

1．有一个具有20位地址和32位字长的存储器，问：
（1） 该存储器能存储多少个字的信息？
（2） 如果存储器由512K×8位SRAM芯片组成，需要多少芯片？
（3） 需要多少位地址作芯片选择？
2.从下列有关存储器的描述中，选择出正确的答案：
　A． 多体交叉存储主要解决扩充容量问题；
　B． 访问存储器的请求是由CPU发出的；
　C． Cache与主存统一编址，即主存空间的某一部分属于Cache;
　D． Cache的功能全由硬件实现。
解：（1）∵ 220 = 1MW，
∴ 该存储器能存储的信息为：1M×32/8=4MB
　　（2）（1024/512）×（32/8）= 8（片）
　　（3） 需要1位片外地址线作为芯片选择。
解： D
2．某磁盘存储器转速为 3000转／分，共有4个记录面，每道记录信息为 12288B，最小磁道直径为230mrn，共有275道．问：
（1）磁盘存储器的存储容量是多少？
（2）最高位密度与最低位密度是多少？
（3）磁盘数据传输率是多少？
（4）平均等待时间是多少？
（5）给出一个磁盘地址格式方案
1）存储容量＝磁道数*磁道容量
2) 位密度＝磁道容量/磁道长度
3）数据传输率＝道容量×转速
4) 平均等待时间＝转半圈的时间
输入输出设备
1.统一编址方式下，下面哪一个说1. 在法正确（ D ）。
A. 一个具体地址只能对应输入输出设备
B. 一个具体地址只能对应内存单元
C. 一个具体地址既可对应内存单元又可对应输入输出设备
D. 一个具体地址只对应I/O设备或者只对应内存单元。

2 .在独立编址方式下，存储单元和I/O设备是靠（ C ）来区别的。
A. 不同的地址代码 B. 不同的地址总线
C. 不同的指令或不同的控制信号 D. 上述都不对
例： A、B、C是与主机连接的3台设备，在硬件排队线路中，它们的响应优先级是A＞B＞C＞CPU，为改变中断处理的次序，将它们的中断屏蔽字设为:
设备
屏 蔽 码
A B C
A
1 1 1
B
0 1 0
C
0 1 1
CPU
0 0 0
请按下图所示时间轴给出的设备中断请求时刻，画出CPU执行程序的轨迹。A、B、C中断服务程序的时间宽度均为20 m s。
解：从中断屏蔽字看出，其处理优先级为：
A>C>B
故CPU运行轨迹如下：
9、CPU对DMA请求和中断请求的响应时间是否一样？为什么？
解： 响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求。响应中断请求是在每条指令执行周期结束的时刻，而响应DMA请求是在存取周期结束的时刻。
中断方式是程序切换，而程序又是由指令组成，所以必须在一条指令执行完毕才能响应中断请求，而且CPU只有在每条指令执行周期结束的时刻才发出查询信号，以获取中断请求信号，若此时条件满足，便能响应中断请求。
DMA请求是由DMA接口根据设备的工作状态向CPU申请占用总线，此时只要总线未被CPU占用，即可立即响应DMA请求；若总线正被CPU占用，则必须等待该存取周期结束时，CPU才交出总线的使用权
1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（ A）主机与设备是串行工作的；（ C）主机与设备是并行工作的；（ B ）主程序与设备是并行运行的。
A．程序查询方式 B. 程序中断方式 C. DMA方式
2．中断向量地址是__C___。
A．子程序入口地址 B. 中断服务程序入口地址
C．中断服务程序入口地址指示器 D. 例行程序入口地址

．采用DMA方式传送数据时，每传送一个数据就要占用一个_C___的时间。
A． 指令周期 B. 执行周期 C. 存储周期 D. 时钟周期

5.下列陈述中正确的是___D__。
A． 在DMA周期内，CPU不能执行程序
B． 中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来
C． DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期
D． 输入输出操作的最终目的是要实现CPU与外设之间的数据传输

6.设某机有5级中断：L0，L1，L2，L3，L4， 其中断响应优先次序为：L0最高，L1次之，L4最低。现在要求将中断处理次序改为L1→L3→L0→L4→L2，试问：
（1）各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位为"0"表示允许中断，该位为"1"表示中断屏蔽）？
（2） 若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。
解：（1）

指令系统
字长16位，主存64K，指令单字长单地址，80条指令。寻址方式有直接、间接、相对、变址。请设计指令格式
解：
80条 log[80]=7 采用7位操作码
寻址方式4种 采用2位
PC为16位(访存空间决定) 变址寄存器16位
相对寻址 E=（PC）+D
变址寻址 E=（R）+D
15 9 8 7 6 0

例2.分析以下指令格式及寻址方式特点？
OP 寻址方式 寄存器 寻址方式 寄存器
15 12 11 9 8 6 5 3 2 0

答：指令格式及寻址方式的特点如下：
1）单字长二地址指令；
2）操作码可指定16条指令；
3）源和目的均有8种寻址方式；
4）源地址寄存器和目的地址寄存器均有8个；
5）可寻址范围为1~64K

例3．设某机的指令格式、有关寄存器和主存内容如下，X为寻址方式，D为形式地址，请在下表中填入有效地址E及操作数的值。？

例题4. 某机指令格式如下:
OP X D
15 10 9 8 7 0
其中X为寻址特征位,且X=00时不变址;X=01时用变址寄存器X1进行变址;X=10时用变址寄存器X2进行变址;X=11时相对寻址。设(PC)=1234H,(X1) =(X2)=1122H,请确定下列指令的有效地址(均用十六进制表示，H表示十六进制)；
(1)4420H (2)2244H (3)1322H (4)3521H (5)6723H
解:(1)指令4420H展开为：0100010 00 0100000B
X=00不变址，有效地址=D=0020H

(2)指令2244H展开为:001000 10 01000100B
X=10用变址寄存器X2进行变址，有效地址=(X2)
+D=1122H+44H=1166H
(3)指令1322H展开为:000100 11 00100010B
X=11为相对寻址,有效地址=(PC)+D=1234H+ 22H=1256H
(4)指令3521H展开为:001101 01 00100001B
X=01用变址寄存器X1进行变址，有效地址=(X1)
+D=0037H+21H=0058H
(5)指令6723H展开为:011001 11 00100011B
X=11为相对寻址,有效地址=(PC)+D=1234H+23H =1257H

7．指令格式如下所示，OP为操作码字段，试分析指令格式及寻址方式特点。
15 10 9 8 7 4 3 0
OP 元寄存器 基质寄存器

解：⑴双字长二地址指令，用于访问存储器，操作码字段可指定64种操作；
⑵RS型指令，一个操作数在通用寄存器中（共16个通用寄存器），另一个操作数在内存中
⑶有效地址可通过基址寻址求得，即有效地址等于基址寄存器（共16个）内容加上位移量。
8. 某机主存容量为 4M × 16 位，且存储字长等于指令字长，若该机的指令系统具备 120 种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。
（1）画出一地址指令格式并指出各字段的作用；
（2）该指令直接寻址的最大范围；
（3）一次间址的寻址范围；
（4）相对寻址的寻址范答：⑴指令字长 16 位，操作码为 7 位，寻址特征位 2 位，地址码 7 位； OP 寻址特征 地址码
⑵-64~63 ； 15 9 8 7 6 0
⑶2 16 ；
⑷2 16 ．

例题1: 某计算机的数据通路如下图所示，其中M—主存， MBR—主存数据寄存器， MAR—主存地址寄存器， R0-R3—通用寄存器， IR—指令寄存器， PC—程序计数器（具有自增能力）， C、D--暂存器， ALU—算术逻辑单元（此处做加法器看待）， 移位器—左移、右移、直通传送。所有双向箭头表示信息可以双向传送。

请按数据通路图画出“ADD（R1),(R2)+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址(先取地址后加1)。
解：“ADD (R1),(R2)+”指令是SS型指令,两个操作数均在主存中。其中源操作数地址在R1中，所以是R1间接寻址。目的操作数地址在R2中，由R2间接寻址，但R2的内容在取出操作数以后要加1进行修改。指令周期流程图如图所示:

1 在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？

解答：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。
1． CPU基本功能
(1) 指令控制：程序的顺序控制，称为指令控制。 控制器： PC、IR、ID
(2) 操作控制：管理并产生每条指令的操作控制信号，并把操作控制信号送往相应的部件，从而控制这些部件按指令的要求进行动作。 操作控制器
(3) 时间控制：对各种操作实施时间上的定时，称为时间控制。 时序产生器
(4) 数据加工：对数据进行算术运算和逻辑运算处理。 运算器：ALU、寄存器组、数据通路
2．控制器的主要职能
　　（1） 取指令
　　（2） 分析指令
　　（3） 执行指令
　　（4） 控制程序和数据的输入与结果的输出
　　（5） 对异常情况和某些请求的处理
3．CPU中主要寄存器功能
　　数据缓冲寄存器（DR） 暂存当前访问存储单元或外设端口的内容。
作用： ① 起到CPU和内存、外部设备之间信息传送中转站的作用
　　　　② 缓冲及补偿CPU和内存、外部设备之间在操作速度上的差别
　　　　③ 在单累加器结构的运算器中数据缓冲寄存器还可兼作为操作数寄存器
　　指令寄存器（IR） 　　存放当前执行的指令码，供进行指令译码。
　　程序计数器（PC） 　　存放CPU将要执行的指令的地址。
　工作特点： ① 程序开始执行前，必须往PC中置入程序起始地址；
　 　　　　　② 程序顺序执行时，（PC）+1->PC；
　 　　　　　③ 执行转移指令时，修改PC内容，置入转移地址。
　地址寄存器（AR） 　　保存当前CPU所要访问的内存单元的地址。
　累加寄存器（AC） 　　暂存ALU运算的结果信息。
　状态条件寄存器（PSW）① 保存运行或测试结果产生的各种状态信息
　　　　　　　　　　　 ② 保存中断和系统工作状态等信息