组成原理题库word版.doc

个人收集整理 勿做商业用途
第一章 计算机体系概述
单选题:
1、控制器、运算器和存储器合起来一般称为（　）：
A、IO部件 B、内存储器 C、外存储器 D、主机 D
2、冯•诺依曼机工作方式的基本特点是（　）：
A、按地址访问并顺序执行指令 B、精确结果处理
C、存储器按内部地址访问 D、自动工作 A
3、输入、输出设备以及辅助存储器一般统称为（ ）:
A、IO系统 B、外围设备 C、外存储器 D、执行部件 B
4、计算机硬件能直接识别和执行的语言是（ ）:
A、高级语言 B、汇编语言 C、机器语言 D、符号语言 C
简答题：
1、 冯诺依曼体系结构要点。
答:二进制；存储程序顺序执行；硬件由运算器、控制器、存储器、输入设备、输出设备组成
2、什么是存储容量?什么是单元地址？
解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容　量越大，表示计算机所能存储的信息量越多,反映了计算机存储空间的大小。
单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号,称为单元地址.
3、 什么是外存?简述其功能.
答：外存:为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器,简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。
4、 什么是内存？简述其功能。
解:内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器,简称内存。用来存放经常使用的程序和数据。
5、 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据?
一般来讲,在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
6、 什么是适配器？简述其功能。
适配器:连接主机和外设的部件，起一个转换器的作用，以使主机和外设协调工作.
7、什么是CPU？简述其功能.
CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。
判断题：
1、若某计算机字代表一条指令或指令的一部分，则称数据字. 错
2、若某计算机字是运算操作的对象,即代表要处理的数据，则称指令字。 错
3、数字计算机的特点:数值由数字量（如二进制位）来表示，运算按位进行。 对
4、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。 对
填空题：
1、系统软件包括：服务程序、语言程序、［。。。］、数据库管理系统。
操作系统
2、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是[.。.]、［..。]、[。..]、[..。］和[.。。]。
电子管＃#晶体管＃#集成电路#＃大规模集成电路＃#巨大规模集成电路＃＃
3、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由[。。。］、[。。.］、[.。.］、[。.。]和［.。.］等组成，在每一级上都可以进行［。。.]。
微程序级＃#一般机器级＃＃操作系统级##汇编语言级##高级语言级#＃程序设计#＃
4、计算机的软件一般分为［..。]和［..。］两大部分.
系统软件＃＃应用软件＃＃
5、计算机的硬件基本组成包括［。。.］、［..。］、［。。。]、［。.。］和［.。。]五个部分。
控制器＃#运算器#＃存储器＃＃输入设备＃#输出设备＃＃
第二章 运算方法和运算器
单选题：
1、下列数中最小的数为（）：
A、101001B B、52Q C、29D D、233H C
2、一个8位二进制整数，采用补码表示，且由3个“1"和5个“0”组成，则其最小值是（)：
A、—127 B、—32 C、-125 D、—3 C
3、若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）码：
A、原 B、补 C、反 D、移 B
4、某数在计算机中用8421BCD码表示为0111 1000 1001，其真值是：
A、789D B、789H C、1887D D、11110001001B A
5、float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR!中,且x=-8。25， 则FR1的内容是
A、C1040000H B、C2420000H C、C1840000H D、C1C20000H A
6、不属于ALU的部件有
A、加法器或乘法器 B、移位器 C、逻辑运算部件 D、指令寄存器 D
7、处理器中的ALU采用（）来实现
A、时序电路 B、组合逻辑电路 C、控制电路 D、模拟电路 B
8、当且仅当（）发生时， 称为浮点数溢出上溢
A、阶码上溢 B、尾数上溢 C、尾数与阶码同时上溢 D、尾数或阶码上溢 A
9、某浮点数采用IEEE754单精度格式表示为C5100000H，则该数的值是 注:选项中[ ]内的值为上标
A、-1.125*2[10］ B、-1.125*2[11］ C、—0.125＊2［10] D、—0。125＊2[11］ B
10、在C程序中，int类型的变量x的值为-1088。程序执行时，x先被存放在16位的寄存器R1中,然后被算术右移4位。则此时R1 中的内容以16进制表示是（ )
A、FBC0H B、FFBCH C、0FBCH D、87BCH B
11、补码表示的8位二进制定点小数所能表示数值的范围是
A、—0.1111111B~0.1111111B B、-1.0000000B～0。1111111B
C、—0。1111111B~1。0000000B D、-1。0000000B～1。0000000B B
12、下列数中最大的是
A、10000000B B、125O C、10000110BCD码 D、55H A
13、某机字长32位，其中1位符号位，31位表示尾数.若用定点小数表示，则最大正小数为：
A、+（1 -2—32 ） B、+（1 —2-31 ） C、2—32 D、2—31 B
14、若浮点数尾数用补码表示,则判断运算结果是否为规格化数的方法是：
　 A、阶符与数符相同为规格化数
　 B、阶符与数符相异为规格化数
　 C、数符与尾数小数点后第一位数字相异为规格化数
　 D、数符与尾数小数点后第一位数字相同为规格化数 C
15、算术逻辑运算单元74181ALU可完成：
　 A、16种算术运算功能
　 B、16种逻辑运算功能
　 C、16种算术运算功能和16种逻辑运算功能
　 D、4位乘法运算和除法运算功能 C
计算题：
1、已知A=2[-101]—0.1010000，B=2［—100］0.1110110,按浮点运算方法计算A+B. 方括号内是阶码.
11，100；00。1001110
2、设浮点数字长16位，其中阶码4位(含1位阶符)，尾数12位（含1位数符），将51128转换成二进制规格化浮点数（要求阶码采用移码，尾数采用补码，二进制表示）。并给出此浮点数格式的规格数表示范围.
0，111；0.11001100000
正数 2［-9］~2［7]＊（1—2[-11］）
负数 —2[7］~—2［-8]＊(2［—1］+2［-11］）
注：[ ］中为指数”
3、设阶为5位包括2位阶符， 尾数为8位包括2位数符, 阶码、尾数均用补码表示， 完成下列取值的[X+Y]，［X-Y］运算：
（1）X=2-011×0。100101 　　Y=2—010×—0。011110
解：（1）将y规格化得：y=×—0。111100
　　　［x］浮=1101，00.100101［y]浮=1101，11.000100［-y］浮=1101，00。111100
　　　①对阶
　　　　［ΔE]补=[Ex］补+[—Ey］补=1101+0011=0000
　　　　∴Ex=Ey
　　　②尾数相加
　　　　　　相加　　　　　　　　　　　　　　　　相减
　　　　　00。100101　　　　　　　　　　　　　00.100101
　　　　+11。000100　　　　　　　　　　　　+00。111100
　　　　—————-—-—---　　　　　　　　　　　—------————---
　　　　　11。101001　　　　　　　　　　　　　01。100001
　　　［x+y]浮=1101,11.101001　左规[x+y]浮=1100,11.010010
　　　　∴x+y=×—0.101110
　　　［x—y］浮=1101，01.100001　右规[x-y]浮=1110，00.1100001
　　　　　　　　　　　　　舍入处理得［x-y］浮=1110，00.110001
　　　　∴x—y=×0.110001”
4、已知X和Y， 用变形补码计算X-Y, 同时指出运算结果是否溢出。
1、X=0。11011 Y= —0.11111
2、X=0。10111 Y=0。11011
3、X=0.11011 Y=-0。10011
解:（1）先写出x和y的变形补码，再计算它们的差
　　　　　　[x］补=00。11011［y]补=11。00001[—y]补=00.11111
　　　　　　[x-y］补=[x]补+［—y]补=00。11011+00。11111=01.11010
　　　　　　∵运算结果双符号不相等∴为正溢出
　　　　　　　X—Y=+1。1101B
　　（2）先写出x和y的变形补码，再计算它们的差
　　　　　　[x］补=00。10111[y］补=00。11011[—y]补=11。00101
　　　　　　[x-y］补=00.10111+11。00101=11。11100
　　　　　　∴x-y=-0。001B无溢出
　　（3）先写出x和y的变形补码，再计算它们的差
　　　　　　[x］补=00.11011[y]补=11.01101［—y]补=00。10011
　　　　　　[x-y］补=[x]补+[—y]补=00。11011+00。10011=01。01110
　　　　　　∵运算结果双符号不相等∴为正溢出
　　　　　　X—Y=+1.0111B"
5、已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。
（1)X=0.11011 Y=0.00011
(2）X= 0。11011 Y= -0。10101
（3）X=—0。10110 Y=-0.00001
解:（1）先写出x和y的变形补码再计算它们的和
　 [x]补=00.11011［y］补=00.00011
　 [x+y]补=［x]补+[y]补=00。11011+00。00011=0。11110
　 ∴x+y=0.1111B无溢出。
（2)先写出x和y的变形补码再计算它们的和　　　　　　
[x］补=00。11011［y]补=11。01011
［x+y]补=[x]补+［y]补=00。11011+11。01011=00.00110
∴x+y=0。0011B无溢出。
　　(3)先写出x和y的变形补码再计算它们的和
　　　　　[x]补=11.01010[y]补=11。11111
　　　　　[x+y］补=［x］补+［y］补=11。01010+11。11111=11.01001
　　　　　∴x+y=-0.10111B无溢出"
6、写出十进制数 —5的IEEE754编码。
解:-5D=-101B
在IEEE754规范中规格化表示应该为1。01×22，e=127+2=129
则IEEE754规范编码为：11000000101000000000000000000000”
7、X的补码为:10101101,用负权的概念计算X的真值。
解：X=1×+1×+1×+1×+1×+=-83
8、某加法器进位链小组信号为C4C3C2C1 ,低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式.
（1) 串行进位方式 （2） 并行进位方式
解：（1）串行进位方式：
　　　　C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1
　　　　C2=G2+P2C1　　　G2=A2B2,P2=A2⊕B2
　　　　C3=G3+P3C2　　　G3=A3B3，P3=A3⊕B3
　　　　C4=G4+P4C3　　　G4=A4B4，P4=A4⊕B4
　　（2）并行进位方式：
　　　　C1=G1+P1C0
　　　　C2=G2+P2G1+P2P1C0
　　　　C3=G3+P3G2+P3P2G1+P3P2P1C0
　　　　C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0
其中G1—G4，P1-P4表达式与串行进位方式相同。
简答题：
1、什么是奇偶校验码？
奇偶校验码用于检验信息在传输、存储和处理过程中出现的错误.奇偶校验码只是一种最简单的检错码，只能检错不能纠错，且仅能检出奇数个错误。
2、简述计算机中采用二进制代码的优点。
（1)技术上容易实现；
（2)运算规则简单;
（3)可借助于逻辑代数来分析、研究；
（4）与其它进制的转换容易。
判断题：
1、ASCII码即美国国家信息交换标准代码。标准ASCII码占9位二进制位,共表示512种字符。 错
2、引入浮点数的目的是在位数有限的前提下，扩大数值表示的范围。 对
3、机器码是信息在计算机中的二进制表示形式。 对
填空题
1、设有七位二进制信息码 0110101，则低位增设偶校验码后的代码为［。。。].
01101010#＃
2、两个BCD码相加，当结果大于9时，修正的方法是将结果[.。.］，并产生进位输出。
加6#＃
3、浮点运算器由［.。。]和[。。.］组成,它们都是［.。。］运算器.［.。。］只要求能执行［..。］运算，而[。。.]要求能进行[。。.]运算。
阶码运算器＃#尾数运算器##定点＃#
阶码运算器##加法和减法＃#尾数运算器##加、减、乘、除
4、现代计算机的运算器一般通过总线结构来组织。按其总线数不同，大体有［.。.］、［。。.]和［。。。]三种形式。
单总线结构＃#双总线结构＃#三总线结构#＃
5、提高加法器运算速度的关键是[.。。]。先行进位的含义是［...］.
降低进位信号的传播时间＃＃低有效位的进位信号可以直接向最高位传递##
6、对阶时，使[...]阶向[。。.]阶看齐，使[。。.]阶的尾数向[。。.]移位，每[.。。］移一位，其阶码加一，直到两数的阶码相等为止.
小＃＃大##小＃＃右##右#＃
7、在进行浮点加法运算时,需要完成为［..。]、［。。。]、［。。。]、［..。］、［。.。］和[。。。]等步骤。
零操作数检查##对阶＃#尾数求和#＃结果规格化＃#舍入处理##溢出处理＃＃
8、按IEEE754规范，一个浮点数由［...]、［.。.]、[...］三个域组成，其中[。..]的值等于指数的［。.。］加上一个固定［。.。]。
符号位S##阶码E＃＃尾数M##阶码E＃＃真值e##偏移值#＃
9、移码表示法主要用于表示[.。。］数的阶码E，以利于比较两个数指数的大小和［.。.］操作。
浮点数##对阶＃＃
10、（26H或63H）异或135O的值为[。.。］。
58D
11、为了提高运算器的速度，可以采用[。。.］进位、［.。。]乘除法、流水线等并行措施。
先行##阵列#＃
12、设机器数字长为8位含1符号位，若机器数为81H十六进制，当它分别代表原码、补码、反码和移码时,等价的十进制整数分别为［。。。］、[...]、[。..］和[.。。]
—1＃＃-127##—126#＃1
第三章 存储系统
单选题
1、下面说法正确的是
A、半导体RAM信息可读可写，且断电后仍能保持记忆
B、半导体RAM属挥发性存储器，而静态的RAM存储信息是非挥发性的
C、静态RAM、动态RAM都属挥发性存储器，断电后存储的信息将消失
D、ROM不用刷新，且集成度比动态RAM高,断电后存储的信息将消失 C
2、存储单元是指：
A、存放一个二进制信息位的存储元
B、存放一个机器字的所有存储元集合
C、存放一个字节的所有存储元集合
D、存放两个字节的所有存储元集合 B
3、采用虚拟存储器的主要目的是
A、提高主存储器的存取速度
B、扩大存储器空间，并能进行自动管理
C、提高外存储器的存取速度
D、扩大外存储器的存储空间 B
4、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为：
　 A、64,16 　 B、16,64 　 C、64,8 　 D、16，16 ” B
5、计算机系统中的存贮器系统是指：
　 A、RAM存贮器
　 B、ROM存贮器
　 C、主存贮器
　 D、内存贮器和外存贮器 D
6、交叉存储器实质上是一种（ )存储器，它能执行独立的读写操作
A、多模块，并行 B、多模块,串行
C、整体式，并行 D、整体式，串行 A
7、相联存储器是按 进行寻址的存储器
A、地址指定方式 B、堆栈存取方式 C、内容指定方式
D、地址指定与堆栈存取方式结合 C
8、在主存和CPU之间增加cache的目的是
A、增加内存容量
B、提高内存的可靠性
C、解决CPU与内存之间的速度匹配问题
D、增加内存容量，同时加快存取速度 C
9、存储周期是指
A、存储器的读出时间
B、存储器进行连续读和写操作所允许的最短时间间隔
C、存储器的写入时间
D、存储器进行连续写操作所允许的最短时间间隔 B
计算题
1、已知cache主存的效率是85%，平均访问时间为60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。
主存的存取周期是204ns；cache命中率是94％。
2、设某RAM芯片，其存储容量为16K×8位，
问：
1 该芯片引出线的最小数目应该是多少？
2 存储器芯片的地址范围是多少？
由题：
1 116K=214，所以地址线为14根，字长8位，所以数据线为8根,加上芯片片选信号CS，读信号RD，写信号WR，电源线、地线，其引出线最小数目为27根.
2 存储器芯片的地址范围为：0000H～3FFFH。”
3、有一个16K×16的存储器，用1K×4的DRAM芯片（内部结构为64×16)构成，设读写周期为0。1ms，
问:
1 采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？
2 如采用集中刷新方式，存储器刷新一遍最少用多少读写周期？死时间率多少？
由题：
1刷新信号间隔为2ms64=31。25ms，此即刷新信号周期
2设T为读写周期,且列向16组同时进行刷新，则所需刷新时间为64T，已知T=0.1ms，则死时间率=64T2000×100％=0。32％"
4、设存储器容量为32M字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns,数据总线宽度为64位，总线传送周期t=50ns。问：顺序存储器和交叉存储器的平均存取时间、带宽各是多少？
顺序存储器和交叉存储器连续读出m=4字的信息总量都是：q=64位×4=256位
顺序存储器和交叉存储器连续读出4个字所需的时间分别是：
T1=mT=4×200ns=800ns
T2=T+m-1t=200ns+3×50=350ns
顺序存储器和交叉存储器的平均存取时间分别是:
T1a=T=200ns
T2a=350ns4=87.5ns
顺序存储器带宽w1=qt1=256b800ns=32×107bs
交叉存储器带宽w2=qt2=256b350ns=73×107bs”
5、某磁盘组共有4个记录面,每毫米5道，每道记录信息为12 288B，最小磁道直径为230毫米，共有275道，磁盘转速为3000转分.
（1)最低位密度是多少？
（2)数据传输率是多少？
（3)平均等待时间是多少？
解:(1）11.5Bmm；（2）614400Bs；（3)10ms。"
6、某磁盘组有5个记录面，每个记录面的内磁道直径为22cm,外磁道直径为33cm,最大位密度为1600bitcm,道密度为80道cm，转速为3600转分。
（1）计算每条磁道的容量；
(2)计算磁盘的数据传输率；
(3）计算平均等待时间。
解:（1)每条磁道的容量是110528B；（2）6631680Bs；（3）8.33ms。
7、CPU执行一段程序时，CACHE完成存取的次数为5000次,主存完成存取的次数为200次。已知CACHE存取周期为40ns，主存存取周期为160ns。分别求CACHE的命中率H、平均访问时间Ta和CACHE—主存系统的访问效率e。
由题:
H=NcNc+Nm=50005200≈0.96
Ta=Tc+1-H×Tm=40ns+1-0。96×160ns=46。4ns
E=TcTa=40ns46。4ns×100％=86.2%
简答题
1、说出至少三种加速CPU和存储器之间有效传输的措施。
主要有：加长存储器的字长;采用双端口存储器；加入CACHE；采用多体交叉存储器。
2、存储保护主要包括哪几个方面?
存储保护一般涉及存储区域保护和访问方式保护两大方面。前者主要有页表保护、键保护、环保护等方式，后者则主要考虑对主存信息使用的读、写、执行三种方式的保护.
3、计算机存储系统分为哪几个层次？  
计算机存储系统一般指：CPU内的寄存器、CACHE、主存、外存、后备存储器等五个层次。
判断题
1、存储元存储八位二进制信息，是计算机存储信息的最小单位。 错
2、存储器带宽指单位时间里存储器所存取的信息量，是衡量数据传输的重要指标。常用单位有:位秒或字节秒. 对
3、Cache主要强调大的存储容量，以满足计算机的大容量存储要求。 错
4、外存(辅存)主要强调快速存取，以便使存取速度与CPU速度相匹配。 错
5、计算机存储器功能是记忆以二进制形式表示的数据和程序。 对
填空题
1、DRAM存储器的刷新一般有［.。.］、[..。]和[。。.］三种方式，之所以刷新是因为［.。.]。
集中式＃＃分散式＃＃异步式#＃有电荷泄露、需要定期补充#＃
2、虚拟存储器只是一个容量非常大的存储器[.。.]模型,不是任何实际的［...]存储器,按照主存—外存层次的信息传送单位不同，虚拟存储器有[...]式、[...］式和[...]式三类。
逻辑＃＃物理##段＃＃页＃＃段页#＃
3、虚拟存储器指的是[。.。]层次，它给用户提供了一个比实际［.。。]空间大得多的[.。。]空间。
主存—外存##主存#＃虚拟地址#＃
4、主存与CACHE的地址映射有[.。.］、[。..]、[...]三种方式.
全相联#＃直接##组相联#＃
5、双端口存储器和多模块交叉存储器属于［..。］存储器结构,前者采用［.。.］技术，后者采用[。。。］技术。
并行＃#空间并行##时间并行##
6、CPU能直接访问由[。。。]和［...]，但不能直接访问[...]。
CACHE＃＃内存#＃外存＃＃
7、存储器的技术指标主要有[。。。］、[.。。]、［.。.］和[..。］.
存储容量＃#存取时间##存储周期＃＃存储器带宽#＃
8、对存储器的要求是[。..］，[..。］，［。。。］，为了解决这三方面的矛盾，计算机采用［..。]和体系结构。
容量大＃＃速度快#＃成本低＃＃多级存储##
应用题
1、CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache主存系统的效率和平均访问时间。
解：
先求命中率h 　　　
h=ncnc+nm＝24202420＋80＝0。968
则平均访问时间为ta
ta＝0.96840＋1—0。968240＝46.4ns 　　　
r＝24040＝6 　　
cache主存系统的效率为e 　　　
e＝1[r＋1－r0。968］＝86.2％"
2、某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域.现在再用一个RAM芯片8K8形成40K16位的RAM区域,起始地址为6000H,假定RAM芯片有CS和WE 信号控制端。CPU的地址总线为A15—A0，数据总线为D15—D0，控制信号为RW 读写，MREQ 访存。
要求：(1) 画出地址译码方案。（2） 将ROM与RAM同CPU连接。
解：
（1）依题意，主存地址空间分布如右图所示，可选用2片16K8位的EPROM作为ROM区；10片的8K8位RAM片组成40K16位的RAM区。ROM需14位片内地址,而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:
（2)如图
3、用16K8位的DRAM芯片组成64K32位存储器，画出该存储器的组成逻辑框图。
解：
组成64K32位存储器需存储芯片数为
　　　　　　N=（64K16K）（32位8位）=16（片）
每4片组成16K32位的存储区，有A13—A0作为片内地址，用A15，A14经2：4译码器产生片选信号，逻辑框图如下所示：
4、某机字长8位，用4K＊8位的RAM芯片和2K*8位的ROM芯片设计一个容量为16K字的存储器，其中RAM为高8K字,ROM为低2K字，最低地址为0。
（1)地址线和数据线各为多少根？
(2）各种芯片的数量是多少？
（3）请画出存储器结构图及与CPU的连接图。
解：
（1）地址线14根，数据线8根；
(2）2片RAM，1片ROM；
（3）图略。”
5、下图为某16位机的主存空间构成示意图，其中RAM为8K＊16的随机存储器，ROM位8K*16位的只读存储器。仔细分析该图，并按要求答题。
（1）该存储器最大空间有多少?已经构成的空间有多少？
（2）图中构成的地址空间分布是怎样的？画出地址空间分布图。
解:
(1）存储器最大存储空间是64K字，已经构成的空间有24K字;
（2）两个ROM芯片构成存储器的低16K字空间,一个RAM芯片构成存储器的最大地址的8K字空间。分布图略。"
6、某8位机地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片组成存储器，按字节编址，其中RAM的地址为0000H~5FFFH，ROM的地址为6000H~9FFFH。要求:
（1）画出存储器空间分布图，并确定需要的RAM以及RAM芯片数量；
（2）画出此存储器组成结构图及与CPU的连接图。
解:
（1）图略；需要3片RAM，2片ROM;
（2）图略。"
7、主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB,则页表长度是多少？
解：
已知主存容量为4MB，虚存容量为1GB
∵222＝4M＆there4；物理地址为22位　
又∵230＝1G＆there4；
虚拟地址为30位　
页表长度为1GB4KB＝230212=218=256K
第四章 指令系统
单选题
1、用某个寄存器的值做操作数地址的寻址方式称为（ ）寻址。
　 A、直接 B、间接 C、寄存器 D、寄存器间接” D
2、堆栈寻址方式中，设A为累加器，SP为堆栈指示器,MSP为SP所指示的栈顶单元，如果进栈的操作是：A—>MSP， SP-1—〉SP, 那么出栈的操作应为：
　 A、MSP－〉A， 　SP+1－〉SP
　 B、SP+1－〉SP, MSP－〉A
　 C、SP—1－>SP， MSP－〉A
　 D、MSP－〉A， 　SP—1－〉SP” B
3、变址寻址方式中，操作数的有效地址等于：
　 A、基值寄存器内容加上形式地址（位移量）
　 B、堆栈指示器内容加上形式地址（位移量）
　 C、变址寄存器内容加上形式地址（位移量）
　 D、程序记数器内容加上形式地址（位移量）” C
4、从以下有关RISC的描述中，选择最合适的答案。
　 A、采用RISC技术后,计算机的体系结构又恢复到早期的比较简单的情况。
　 B、为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的.
　 C、RISC的主要目标是减少指令数,提高指令执行效率。
　 D、RISC设有乘、除法指令和浮点运算指令。 C
5、指令系统中采用不寻址方式的目的主要是
A、实现存储程序和程序控制
B、缩短指令长度，扩大寻址空间,提高编程灵活性
C、可以直接访问外存
D、提供扩展操作码的可能并降低指令译码难度 B
6、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个经常需采
A、堆栈寻址方式 B、立即寻址方式 C、隐含寻址方式 D、间接寻址方式 C
7、寄存器间接寻址方式中，操作数处在
A、通用寄存器 B、堆栈 C、主存储器 D、程序计数器 C
8、指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式,可以实现
A、堆栈寻址 B、程序的条件转移
C、程序的无条件转移 D、程序的条件转移或无条件转移 D
计算题
1、 设某计算机数据线、地址线均是8位，有一条相对寻址的无条件转移指令存于内存的20H单元中，指令给出的位移量D=00010101B，该指令占用2个字节，
试计算：
1）取该指令时PC的内容；
2）该指令执行结束时PC的内容。
解：
1）PC=20H；2)PC=PC+D+2=20H+2+00010101B=37H
简答题
1、指令格式结构如下所示，试分析指令格式及寻址方式特点。
31 25
24
23 20
19 0
OP
I
目标寄存器
20位地址
解：
1 单字长二地址指令
2 OP有7位,最多可以指定128条指令
3 RS型指令,目标寄存器4位可指定16寄存器，源操作数由20位地址指定，根据I的取值可以是直接寻址或是间接寻址
简答题
1、说明RISC指令系统的主要特点。
指令条数少，指令长度固定，指令格式、寻址方式种类少，只有取数存数指令访问存储器。
2、一个比较完善的指令系统应该包括哪几类指令？
数据传送指令,算术运算指令，逻辑运算指令，程序控制指令，输入输出指令，堆栈指令，字符串指令，特权指令.
判断题
1、引入操作数寻址方式目的有：缩短指令长度、扩大寻址范围、提高编程灵活性等。 对
2、指令系统指一台计算机中所有机器指令的集合，是表征计算机性能的重要因素。 对
填空题
1、一个较完善的指令系统应包含:［.。。]类指令，［。.。］类指令，[.。。]类指令,程序控制类指令，IO类指令，字符串类指令，系统控制类指令等。
数据传送＃#算术运算＃#逻辑运算##
2、根据操作数所在位置，指出其寻址方式（填空）：
(1）操作数在寄存器中，为[。。。］寻址方式。
(2）操作数地址在寄存器，为［。.。]寻址方式。
（3）操作数在指令中，为[。.。]寻址方式。
（4）操作数地址（主存)在指令中，为[...]寻址方式
（5）操作数的地址，为某一寄存器内容与位移量之和可以是[。.。]、［。。。]、[。..]寻址方式
寄存器直接＃#寄存器间接#＃立即#＃直接#＃相对＃＃基值#＃变址＃#
3、指令寻址方式主要有[.。.]（实现指令逐条顺序执行,PC+1-PC）和[..。]（实现程序转移）。 顺序寻址方式＃#跳跃寻址方式＃#
4、从计算机指令系统的角度看当前的计算机指令系统结构分为两大类：［..。］、［。..］。　　　　　 复杂指令集计算机（CISC)＃＃精简指令集计算机（RISC)##
5、地址码表示［.。。]。以其数量为依据，可以将指令分为[.。.］、［.。。］和［。。。］等几种。
操作数的地址##零地址指令##一地址指令＃＃二地址指令##三地址指令#＃
6、二地址指令中,操作数的物理位置有三种型式，分别是[。..]型、[..。］型和[.。。］型。
寄存器-寄存器（RR）#＃寄存器—存储器（RS)＃#存储器-存储器（SS）#＃
7、堆栈是一种特殊的[..。］寻址方式，它采用［。。。］原理。按结构不同分为[...]堆栈和［。。.]堆栈.
数据＃#先进后出##寄存器＃＃存储器＃#
8、形成操作数地址的方式，称为[。.。]方式.操作数可以放在[..。]寄存器、［。..]寄存器、[.。。］和[。。。]中.
数据寻址##专用＃#通用＃＃内存＃＃指令＃#
9、形成指令地址的方式，称为［..。］方式,有[。。.］寻址和[。。.]寻址两种。
指令寻址＃#顺序＃＃跳跃＃＃
9、指令字长度分为[。。.]、［。。。］、［.。.]三种形式。
单字长##半字长＃#双字长＃#
10、指令格式是指令用［。。。]和表示的结构形式,指令格式由［。.。]字段和[.。.］两字段组成.
二进制代码##操作码##地址码＃＃
11、指令系统是表征一台计算机［...］的重要因素,它的［。。。］和[..。]不仅直接影响到机器的硬件结构，也影响到［。.。].
性能##格式＃#功能#＃系统软件＃＃
应用题
1、一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。
解:①直接寻址　　②相对寻址　　③变址寻址　　④基址寻址　　⑤间接寻址　　⑥基址间址寻址
第五章 中央处理器
单选题
1、一般机器周期的时间是根据（ ）来规定的。
A、主存中读取一个指令字的时间
B、主存中读取一个数据字的时间
C、主存中写入一个数据字的时间
D、主存中读取一个数据字的时间 A
2、存放微程序的控制存储器称为：
A、高速缓冲存储器　
B、控制存储器
C、虚拟存储器　　　　 　　　　　
D、主存储器 B
3、以下叙述中正确描述的句子是：
A、同一个CPU周期中，可以并行执行的微操作叫相容性微操作
B、同一个CPU周期中，可以并行执行的微操作叫相交性微操作
C、同一个CPU周期中,可以并行执行的微操作叫相斥性微操作
D、同一个CPU周期中，可以并行执行的微操作叫排他性微操作 A
4、计算机操作的最小时间单位是：
A、时钟周期 B、指令周期 C、CPU周期 D、微指令周期 A
5、下列部件中不属于控制器的是：
A、IR B、操作控制器 C、PC D、PSW D
6、同步控制是：
A、只适用于CPU控制的方式 B、只适用于外围设备控制的方式
C、由统一时序信号控制的方式 D、所有指令执行时间都相同的方式 C
7、在CPU中跟踪指令后继地址的寄存器是：
A、