逻辑与数字系统设计—频率计.ppt

,*,*,*,逻辑与数字系统设计（实验部分,数字频率计）,内容提纲,实验目的,实验内容,实验原理,实验任务,考核方法,10/27/2026,2,实验目的,学习数字系统设计的步骤和方法,学习,QUARTUS II,的编译环境，和,VHDL,编程语言；,熟悉,ALTERA,公司的,MAX7000S,系列的使用及程序下载方法；,10/27/2026,3,内容提纲,实验目的,实验内容,实验原理,实验任务,考核方法,10/27/2026,4,实验内容,设计并实现简易的数字频率计电路,1.,测量范围：,最低要求,09999Hz,2.,测量结果：,十进制数字显示,3.,复位键：,对频率计清零,4.,七段数码管：,显示稳定，,无闪烁,10/27/2026,5,实验内容,10/27/2026,6,内容提纲,实验目的,实验内容,实验原理,实验任务,考核方法,10/27/2026,7,实验原理,数字频率计,测量输入信号的频率，利用十进制数字显示,优点：精度高，测量迅速，读数方便,10/27/2026,8,实验原理,信号频率：单位时间内产生的脉冲个数,公式表示：,f=N/T,简化：,1s,内测量的脉冲个数即为被测信号频率,10/27/2026,9,实验原理,10/27/2026,10,实验原理,分频器,1,分频获得时基信号,CE,计数器：四个,10,进制计数器级联构成计数范围为,09999,的计数器,锁存器：计数器计数结束后，保存计数结果,模块,Gene-load:,产生,load,信号和,CLR,信号,10/27/2026,11,实验原理,分频器,2,分频获得扫频信号,H_affi,(1KHz),显示器：状态机的设计,10/27/2026,12,实验原理,10/27/2026,13,实验开发板介绍,MAX7000,系列,MAX7000,系列是高密度，高性能的,CMOS CPLD,采用先进的,0.8um CMOS E,2,PROM,技术制造,MAX7000,系列提供,600-5000,个可用门，引线端子到引线端子的延时为,6ns,本实验选用：,MAX7000S,系列的,EPM7128SL84-15,可用的,I/O,引脚：,25,个,10/27/2026,14,实验开发板介绍,10/27/2026,15,实验开发板介绍,EPM7128SL84-15,10/27/2026,16,内容提纲,实验目的,实验内容,实验原理,实验任务,考核方法,10/27/2026,17,实验任务：可编程逻辑器件设计,设计输入,电路图,硬件描述语言,器 件 编 程,设计实现,优化,合并、映射,布局、布线,功能仿真,时序仿真,器件测试,系 统 说 明,QuartusII,10/27/2026,18,实验任务：,Altera,公司的,Quartus,II,开发工具,10/27/2026,19,设计输入与仿真,在,QUARTUS II,环境下，建立新工程文件,新建,VHDL,文件，完成各个子模块的,VHDL,编程，并利用,QuartusII,的工具生成相应的原理图文件,在,QUARTUS II,环境下，新建原理图文件，完成各个模块之间的电路连接,电路的功能仿真，验证设计的正确性,10/27/2026,20,实验任务：可编程逻辑器件设计,设计输入,电路图,硬件描述语言,器 件 编 程,设计实现,优化,合并、映射,布局、布线,功能仿真,时序仿真,器件测试,系 统 说 明,QuartusII,10/27/2026,21,MAX7000,系列器件的编程,MAX7000,系列器件可以通过标准的,JTAG,接口进行编程。通常用一条编程电缆把欲编程的器件与计算机的并口或串口相连，利用开发系统的下载功能对器件进行编程,。,10/27/2026,22,实验任务：可编程逻辑器件设计,设计输入,电路图,硬件描述语言,器 件 编 程,设计实现,优化,合并、映射,布局、布线,功能仿真,时序仿真,器件测试,系 统 说 明,QuartusII,10/27/2026,23,数字频率计测试,10/27/2026,24,内容提纲,实验目的,实验内容,实验原理,实验任务,考核方法,10/27/2026,25,考核方法,考核内容,所占分值,频率计设计合理，编译通过，功能仿真结果正确,30,分,程序可以正常下载，连接实验箱后频率计能够正常工作,30,分,频率计工作稳定性好，误差小，测量范围广（,1.2MHz,以上）,10,分,实验报告内容详实，叙述准确,30,分,10/27/2026,26,The End,10/27/2026,27,