数字逻辑习题以及习题答案.ppt

单击以编辑,母版标题样式,单击以编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,1,章习题,1.3,数字逻辑电路可分为哪两种类型？主要区别是什么？,答：数字逻辑电路可分为组合逻辑电路、时序逻辑电路两,种类型。,主要区别：组合逻辑电路无记忆功能，,时序逻辑电路有记忆功能。,第,1,章习题,1.6,将下列二进制数转换成十进制数、八进制数和十六进制数。,11101010.110101 10111.01,解：,(1110101),2,=64+32+16+4+1,(,00,1110101),2,=(165),8,=(117),10,(,0,1110101),2,=(75),16,(0.110101),2,=0.5+0.25+0.0625+0.015625,=(0.828125),10,(0.110101),2,=(0.65),8,(0.110101,00,),2,=(0.D4),16,(10111.01),2,=16+4+2+1+0.25,=(23.25),10,(,0,10111.01,0,),2,=(27.2),8,(,000,10111.01,00,),2,=(17.4),16,第,1,章习题,1.8,如何判断一个二进制正整数,B=b,6,b,5,b,4,b,3,b,2,b,1,b,0,能否被,(4),10,整除,?,答：,b,1,=b,0,=0,。,B=b,6,2,6,+b,5,2,5,+b,4,2,4,+b,3,2,3,+b,2,2,2,+b,1,2,1,+b,0,2,0,=2,2,(b,6,2,4,+b,5,2,3,+b,4,2,2,+b,3,2,1,+b,2,2,0,)+b,1,2,1,+b,0,2,0,=4(b,6,2,4,+b,5,2,3,+b,4,2,2,+b,3,2,1,+b,2,2,0,)+b,1,2,1,+b,0,2,0,B4,商,=b,6,2,4,+b,5,2,3,+b,4,2,2,+b,3,2,1,+b,2,2,0,余数,=b,1,2,1,+b,0,2,0,整除，余数,=0,，只能,b,1,=b,0,=0,第,1,章习题,1.9,写出下列各数的原码、反码和补码。,0.1011,10110,解：,X,1,=0.1011,X,1,原,=,0,.1011,X,2,=,10110,X,2,原,=,1,10110,X,1,反,=,0,.1011,X,1,补,=,0,.1011,1.11,将下列余,3,码转换成十进制数和,2421,码。,01101000001101000101.1001,解：,(011010000011),余,3,码,(01000101.1001),余,3,码,X,2,反,=,1,01001,X,2,补,=,1,01010,=(350),10,=(0011 1011 0000),2421,码,=(12.6),10,=(0001 0010.1100),2421,码,第,1,章习题,1.12,试用,8421,码和格雷码表示下列各数。,(111110),2,(1100110),2,=(1010101),格雷码,解：,(111110),2,=(62),10,=64,2,=(0110 0010),8421,码,(111110),2,1 1 1 1 1 0,1,0,0,0,0,1,=(100001),格雷码,(1100110),2,=64+32+4+2,=(102),10,=(0001 0000 0010),8421,码,(1100110),2,1 1 0 0 1 1 0,1,0,1,0,1,0,1,?,?,第,2,章习题,2.2,用逻辑代数的公理、定理和规则证明下列表达式：,证：,证：,全部最小项之和等于,1,。,证：,第,2,章习题,2.3,用真值表验证下列表达式：,证：设,0 0,0 1,1 0,1 1,0,0,1,0,0,1,0,0,1,1,1,0,0,1,1,1,0,1,1,0,0,1,1,0,得证,证：设,0 0,0 1,1 0,1 1,1,1,1,0,0,1,1,1,0,0,0,1,1,0,0,0,0,1,1,0,0,1,1,0,得证,第,2,章习题,2.4,利用反演规则和对偶规则求下列函数的反函数和对偶函数：,解：,解：,2.8,用卡诺图化简法求出最简与,-,或表达式和最简或,-,与表达式。,第,2,章习题,解：,画出逻辑,函数的,卡诺图。,1,1,1,1,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,1,1,1,1,1,1,1,2.8,求出最简与,-,或表达式。,第,2,章习题,1,1,1,1,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,1,1,1,1,1,1,1,在卡诺图上按最小项合并的规律合并。,方案,1,AB,BC,AC,F=,+,+,AB,BC,AC,1,1,1,1,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,1,1,1,1,1,1,1,方案,2,AC,AB,将,每个卡诺圈对应的与项相或，就得到最简与或表达式。,BC,F=,+,+,AC,AB,BC,2.8,求出最简或,-,与表达式。,第,2,章习题,1,1,1,1,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,1,1,1,1,1,1,1,两次取反法,圈,0,，求 最简与或式。,0,0,0,0,ABC,ABC,+,ABC,=,ABC,再取反，得,F,最简或与式。,第,2,章习题,2.8,用卡诺图化简法求出最简与,-,或表达式和最简或,-,与表达式。,解,：,画出逻辑,函数的,卡诺图。,先转换成与或表达式,1,1,1,1,1,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,1,BC,1,D,1,1,1,1,第,2,章习题,2.8,求出最简与,-,或表达式。,1,1,1,1,1,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,1,1,1,1,1,1,0,0,0,0,在卡诺图上按最小项合并的,规律合并。,B,D,将,每个卡诺圈对应的与项相或，就得到最简与或表达式。,F=,B,+,D,求出最简或,-,与表达式。,两次取反法,圈,0,，求 最简与或式。,1,1,1,1,1,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,1,1,1,1,1,1,0,0,0,0,BD,=,BD,再取反，得,F,最简或与式。,F=B+D=(B+D),第,2,章习题,2.8,用卡诺图化简法求出最简与,-,或表达式和最简或,-,与表达式。,解,：,画出逻辑,函数的,卡诺图。,0,1,0,1,0,0,0,0,0,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,0,0,1,1,1,1,0,1,0,1,0,0,0,0,0,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,0,0,1,1,1,1,求出最简与,-,或表达式。,AD,BC,F=+,AD,BC,求出最简或,-,与表达式。,圈,0,，求 最简与或式。,AB,CD,AC,BD,=,AB,+,AC,+,CD,BD,第,2,章习题,2.9,用卡诺图判断函数,F(A,B,C,D),和,G(A,B,C,D),之间的关系。,解,：,画出逻辑,函数,F,的,卡诺图。,1,1,1,0,0,0,1,1,1,00,01,11,10,00,01,11,10,CD,AB,F,的卡诺图,1,1,0,0,0,0,0,画出逻辑,函数,G,的,卡诺图。,1,1,1,0,0,0,1,1,1,00,01,11,10,00,01,11,10,CD,AB,G,的卡诺图,1,1,0,0,0,0,0,根据,F,和,G,的,卡诺图，得到：,第,3,章习题,3.4,在数字电路中，晶体三极管一般工作在什么状态？,答：在数字电路中，晶体三极管一般工作在饱和导通状态,或者截止状态。,第,3,章习题,3.9,图,3.46,（,a,）所示三态门组成的总线换向开关电路，其中,A,、,B,为信号输入端,，分别送两个不同频率的信号；,EN,为换向控制端，输入信号和控制电平波,形如图（,b,）所示，试画出,Y,1,、,Y,2,的波形。,解：,Y,1,A,B,EN,Y,2,门,1,、,3,打开,门,2,、,4,打开,第,3,章习题,3.13,在图,3.65(a),所示的,D,触发器电路中，若输入端,D,的波形如图,3.66(b),所示，试画出输出端,Q,的波形（设触发器初态为,0,）。,解：,触发器初态为,0,在,CP=1,期间，,Q,n+1,=D,CP,D,Q,第,3,章习题,3.14,已知输入信号,A,和,B,的波形如图,3.66(a),，试画出图,3.66(b),、,(c),中两个触发器,Q,端的输出波形，设触发器初态为,0,。,解：,A,B,CP,D,Q,b,在,CP,的上升沿，,Q,b,=D,解,：,T,在,CP,的上升沿，,T=0 Q,C,保持,在,CP,的上升沿，,T=1 Q,C,变反,Q,C,Q,b,Q,C,第,3,章习题,3.14,已知输入信号,A,和,B,的波形如图,3.66(a),，试画出图,3.66(b),、,(c),中两个触发器,Q,端的输出波形，设触发器初态为,0,。,解：,A,B,CP,D,Q,b,在,CP,的上升沿，,Q,b,=D,解,：,T,在,CP,的,下降,沿，,T=0 Q,C,保持,在,CP,的下降沿，,T=1 Q,C,变反,Q,C,Q,b,Q,C,第,4,章习题,4.1,分析图,4.27,所示的组合逻辑电路功能，画出其简化逻辑电路图,。,解：,P,1,P,2,P,3,P,4,0,0,0,1,F,A,B,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,C,0,0,0,1,列真值表,功能评述,当,A,、,B,、,C,取值一致时,F=1,当,A,、,B,、,C,取值不一致时,F=0,一致性电路,&,&,1,F,画出简化逻辑电路图,第,4,章习题,4.3,分析图,4.29,所示的组合逻辑电路，列,出真值表，说明该电路的逻辑功能。,解：,列真值表,A B C D,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,W X Y Z,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,0,0,0,0,0,0,1,1,1,1,0,0,0,0,1,1,1,1,0,0,0,1,1,0,0,1,1,0,0,1,1,0,0,1,1,0,功能评述：,二进制码转换成格雷码的逻辑电路。,1,1,1,1,1,1,1,1,0,0,0,0,第,4,章习题,4.4,设计一个组合逻辑电路。该电路输入端接收两个,2,位二进制数,A=A,2,A,1,，,B=B,2,B,1,。当,A,B,时，输出,Z=1,，否则,Z=0,。,解：,直接画出卡诺图,0,1,1,1,0,0,1,1,0,0,0,0,0,0,0,1,00,01,11,10,00,01,11,10,B,2,B,1,A,2,A,1,Z,的卡诺图,&,&,1,Z,&,画出逻辑电路图,第,4,章习题,4.7,用与非门设计一个组合电路。该电路输入为,1,位十进制数的,2421,码，当输入为素数时，输出,F=1,，否则,F=0,。,解：,0,9,的素数是,2,，,3,，,5,，,7,0,0,d,0,0,d,d,1,1,d,1,0,1,d,d,0,00,01,11,10,00,01,11,10,A,1,A,0,A,3,A,2,F,的卡诺图,将与或表达式化成,与非与非表达式,这是包含无关项的函数，,画出卡诺图,画出逻辑电路图,F,&,&,&,第,4,章习题,4.9,设计一个“四舍五入”电路。该电路输入为,1,位十进制数的,8421,码，当其,值大于或等于,5,时，输出,F=1,，否则,F=0,。,解：,0,0,1,d,0,1,1,d,0,1,d,d,0,1,d,d,00,01,11,10,00,01,11,10,A,1,A,0,A,3,A,2,F,的卡诺图,这是包含无关项的函数，,画出逻辑电路图,画出卡诺图,&,1,F,&,第,4,章习题,解：无竞争变量，不存在竞,争；不存在险象。,4.12,下列函数描述的电路是否可能发生竞争？竞争的结果是否会产生险象？,在什么情况下产生险象？若产生险象，试用增加冗余项的方法消除。,解：存在竞争变量,A,，可能,发生竞争；不会产生险象，,因为无论,B,、,C,、,D,取何值，,不能得到 。,。,解：当,BC=11,时 ，,会产生“,1”,型险象。,C,AB,0,1,00,01,11,10,0,1,0,0,0,1,1,1,的,卡诺图,解：存在竞争变量,A,，可能,发生竞争；会产生险象，,增加冗余项 后当,BC=11,时，,F,3,=0,，消除了险象。,第,5,章习题,5.3,已知状态图如图,5.54,所示，输入序列为,x=11010010,，设,初始状态为,A,，求状态和输出响应序列。,解：,x 1 1 0 1 0 0 1 0,现态,次态,输出,A,A,0,A,A,0,A,B,0,B,C,0,C,B,1,B,B,0,B,C,0,C,B,1,输入,x,输出,第,5,章习题,5.4,分析图,5.55,所示逻辑电路。假定电路的初始状态为,00,，说明电路的逻辑功能。,解：,基本分析：存储电路,2,个,JK,触发器，下降沿有效，,1,个输入信号,x,，,Mealy,型电路。,写出输出函数和激励函数,输出函数：,激励函数：,，,列,电路次态真值表,输入,x,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,现态,y,2,y,1,激励函数,J,2,K,2,J,1,K,1,次态,0,0,0,0,0,1,0,1,0 1,0 1,0 1,0 1,1 0,1 0,1 0,1 0,0,0,0,0,0,1,1,1,0,0,0,0,1,1,1,1,1,1,1,1,0,0,0,0,表格法分析步骤,根据给定电路，,写出输出函数和,激励函数表达式；,列,电路次态真值表；,根据,次态真值表和输出函数表达,式，作出状态表和状态图；,拟定一典型输入序列画时间图，,并用文字描述电路逻辑功能。,第,5,章习题,5.4,，,输入,x,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,现态,y,2,y,1,激励函数,J,2,K,2,J,1,K,1,次态,0,0,0,0,0,1,0,1,0 1,0 1,0 1,0 1,1 0,1 0,1 0,1 0,0,0,0,0,0,1,1,1,0,0,0,0,1,1,1,1,1,1,1,1,0,0,0,0,根据电路,次态真值表和输出函数表达式，作出状态表和状态图,电路次态真值表,0 0/0,0 0/0,0 0/0,0 0/0,x,=0,0 0,0 1,1 0,1 1,现态,y,2,y,1,次态,x,=1,0 1/0,1 1/0,1 1/0,1 1/1,状态表,输出函数：,第,5,章习题,5.4,，,根据电路,次态真值表和输出,函数，作出状态表和状态图,0 0/0,0 0/0,0 0/0,0 0/0,x,=0,0 0,0 1,1 0,1 1,现态,y,2,y,1,次态,x,=1,0 1/0,1 1/0,1 1/0,1 1/1,状态表,状态图,00,01,10,11,0/0,0/0,0/0,0/0,1/0,1/1,1/0,1/0,拟定一典型输入序列画时间图,典型输入序列拟定分析：,只有当,y,2,y,1,=11,时，,x=,1,，,Z=1,；,当,y,2,y,1,00,时，,x=,1,，,次态,=11,当,y,2,y,1,为,00,时，,x=,1,，,次态,=01,；,00,(,1,),01,(,1,),11,(,1,),11,当,y,2,y,1,为任意时，,x=,0,，,次态,=00,；,拟定一典型输入序列,10111100111,。,y,2,y,1,10,(,1,),1,第,5,章习题,5.4,，,0 0/0,0 0/0,0 0/0,0 0/0,x,=0,0 0,0 1,1 0,1 1,现态,y,2,y,1,次态,x,=1,0 1/0,1 1/0,1 1/0,1 1/1,状态表,拟定一典型输入序列画时间图,CP 1 2 3 4 5 6 7 8 9 10 11,x,1 0 1 1 1 1 0 0 1 1 1,y,2,y,1,0,0,0,1,0,1,0,0,0,0,0,1,0,1,1,1,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,0,1,Z,0,0,0,0,1,1,0,0,0,0,1,1,1,0,1,1,1,1,1,电路逻辑功能描述：这是一个,111,序列检测器，一旦输入,x,中出现信号“,111,”,，输出,Z,便产生一个“,1”,。,第,5,章习题,5.6,分析图,5.57,所示逻辑电路。说明电路的逻辑功能。,解,：,基本分析：存储电路,2,个,JK,触发器，下降沿有效，,1,个输入信号,x,，,Mealy,型电路。,输出函数：,激励函数：,，,列,电路次态真值表,输入,x,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,现态,y,2,y,1,激励函数,J,2,K,2,J,1,K,1,次态,0 0,1 1,0 0,1 1,1 1,0 0,1 1,0 0,1 1,1 1,1 1,1 1,1 1,1 1,1 1,1 1,0,1,1,0,1,0,0,1,1,0,1,0,1,0,1,0,写出输出函数和激励函数,第,5,章习题,5.6,，,输入,x,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,现态,y,2,y,1,激励函数,J,2,K,2,J,1,K,1,次态,0,1,0,1,1,0,1,0,1 1,1 1,1 1,1 1,1 1,1 1,1 1,1 1,0,1,1,0,1,0,0,1,1,0,1,0,1,0,1,0,0,1,0,1,1,0,1,0,根据电路,次态真值表和输出函数表达式，作出状态表和状态图,电路次态真值表,0 1/0,1 0/0,1 1/0,0 0/1,x,=0,0 0,0 1,1 0,1 1,现态,y,2,y,1,次态,x,=1,1 1/1,0 0/0,0 1/0,1 0/0,状态表,输出函数：,第,5,章习题,5.6,，,根据电路,次态真值表和输出函数表达式，作出状态表和状态图,0 1/0,1 0/0,1 1/0,0 0/1,x,=0,0 0,0 1,1 0,1 1,现态,y,2,y,1,次态,x,=1,1 1/1,0 0/0,0 1/0,1 0/0,状态表,状态图,00,01,10,11,x/z,0/0,0/0,0/0,0/1,1/1,1/0,1/0,1/0,电路是一个,2,位二进制数可逆计数器。,当电路输入,x,=0,加,1,计数,0001 10 11,当电路输入,x,=1,减,1,计数,1110 01 00,Z,为进位输出,Z,为借位输出,第,5,章习题,5.7,作出“,0101,”,序列检测器的,Mealy,型状态图和,Moore,型,状态图，典型输入,/,输出序,列如下：,x,1 1 0 1 0 1 0 1 0 0 1 1,Z,0 0 0 0 0 1 0 1 0 0 0 0,A,解：,、,确定电路模型,Moore,型,、,建立初始状态,A,状态,、,根据需要记忆的信息增加新,的状态，确定各时刻电路的,输出。,A/0,状态：,意义：,输出：,无关,0,0,B/0,0,1,B,记忆,0,0,1,0,0,1,C/0,1,C,记忆,01,0,0,1,D/0,D,记忆,010,0,输入：,0,1,0,1,E,记忆,0101,1,0,E/1,0,1,1,0,1,0,第,5,章习题,5.12,分别用,D,、,T,、,J-K,触发器作为,同步时序电路的存储元件，实现表,5.45,所示的二进制状态表的功能。,x,y,2,y,1,0,1,00,01,11,10,0,1,d,d,1,1,d,d,J,2,卡诺图,x,y,2,y,1,0,1,00,01,11,10,d,d,1,0,d,d,0,1,K,2,卡诺图,x,y,2,y,1,0,1,00,01,11,10,1,d,0,d,0,d,1,d,J,1,卡诺图,x,y,2,y,1,0,1,00,01,11,10,d,0,d,1,d,1,d,0,K,1,卡诺图,x,y,2,y,1,0,1,00,01,11,10,0,0,1,1,0,0,1,0,Z,卡诺图,第,5,章习题,5.12,根据激励函数和输出函数最简表达式，画出逻辑电路图。,=,=,=1,&,&,Z,第,7,章习题,7.4,用一片,3,8,线译码器和必要的逻辑门实现下列逻辑函数表达式。,解：用译码器实现下列逻辑函数，,必须先化成标准与或表达式。,采用真值表的方法,1,1,1,1,1,1,1,1,F,1,A,B,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,C,F,2,F,3,0,0,0,0,0,1,0,0,1,1,1,1,0,0,0,0,F,1,&,&,&,F,2,F,3,A,B,C,第,7,章习题,7.8,当,4,路选择器的选择控制变量,A,1,、,A,0,接变量,A,、,B,，数据输入端,D,0,、,D,1,、,D,2,、,D,3,依次接 、,0,、,0,、,C,时，电路实现何功能。,解：,4,路选择器输出函数表达式为：,将,A,1,=A,，,A,0,=B,，,D,0,=,，,D,1,=0,，,D,2,=0,，,D,3,=C,代入,4,路选择器输出函数表达式得：,0,0,0,1,F,A,B,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,C,0,0,0,1,列真值表,功能评述,当,A,、,B,、,C,取值一致时,F=1,当,A,、,B,、,C,取值不一致时,F=0,一致性电路,第,7,章习题,7.9,用,4,位二进制同步可逆计数器,T4193,和必要的逻辑门实现模,12,加法计数器。,解：,T4193,实现加法,计数功能,为：,0000,0001 0010 0011 0100 0101 0110 0111,1111 1110 1101 1100 1011 1010 1001 1000,模,12,加法,计数功能,为：,0000,0001 0010 0011 0100 0101 0110 0111,1100 1011 1010 1001 1000,状态,Q,3,Q,2,Q,1,Q,0,=1100,应是一个非常短暂的过程，一旦出现,Q,3,=1,，,Q,2,=1,，应产生一个清,0,信号,CLR,，从而使,Q,3,Q,2,Q,1,Q,0,=0000,。,设计的电路如图。计数脉冲,CP,从,CP,U,输入。,第,7,章习题,7.11,在图,7.38,所示电路中，若取,R,1,=2R,2,，请问输出矩形波的占空比为多少？,解：,t,H,0.7(R,1,+R,2,)C,，,t,L,0.7 R,2,C,，,T,W,t,H,+,t,L,0.7(R,1,+2R,2,)C,解：,7.15 DAC1210,是,12,位,D/A,芯片，请问其分辨率为多少（用百分数表示）？,