微电子 06.ppt

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,现代半导体器件物理与工艺,桂林电子科技大学,MOSFET,及相关器件,*,Title goes here,Title goes here,This is our 1st Level Bullet,this is our 2nd level bullet,this is our 3rd level bullet,This is our next 1st Level Bullet,this is our 2nd level bullet,this is our 3rd level bullet,现代半导体器件物理与工艺,桂林电子科技大学,MOSFET,及相关器件,*,MOSFET,及相关器件,本节内容,MOS,二极管,MOSFET,基本原理,MOSFET,按比例缩小,CMOS,与双极型,CMOS,绝缘层上,MOSFET,MOS,存储器结构,理想,MOS,二极管,MOS,二极管在半导体器件物理中占有极其重要的地位，因为它是研究半导体表面特性最有用的器件之一在实际应用中，,MOS,二极管是先进集成电路中最重要的,MOSFET,器件的枢纽在集成电路中，,MOS,二极管亦可作为一储存电容器，并且是电荷耦合器件,(CCD),的基本组成部分,MOS,二极管的透视结构如图,(a),所示图,(b),为其剖面结构，其中,d,为氧化层的厚度，而,V,为施加于金属平板上的电压当金属平板相对于欧姆接触为正偏压时，,V,为正值；而当金属平板相对于欧姆接触为负偏压时，,V,为负值,MOS,二极管,右图为,V=0,时，理想,p,型,MOS,二极管的能带图功函数为费米能级与真空能级之间的能量差,(,金属,:,q,m,;,半导体,:,q,s,),，,q,为电子亲和力，即半导体中导带边缘与真空能级的差值，,q,B,为费米能级,E,F,与本征费米能级,E,i,的能级差,理想,MOS,二极管定义为：,(1),在零偏压时，金属功函数,q,m,与半导体功函数,q,s,的能级差为零或功函数差,q,ms,为零，如下式即在无外加偏压之下其能带是平的,(,称为,平带状况,),(2),在任意的偏压之下，二极管中的,电荷仅位于半导体之中,，且与邻近氧化层的金属表面电荷量大小相等，但极性相反；,(3),在直流偏压下，无载流子通过氧化层，亦即氧化层的电阻值为无穷大。,MOS,二极管,半导体表面向上弯曲的能带使得的能级差,E,F,-,E,i,变大，进而提升空穴的浓度，而在氧化层与半导体的界面处产生,空穴堆积,，称为,积累现象,。其相对应的电荷分布如图所示,.,当一理想,MOS,二极管偏压为正或负时，半导体表面可能会出现三种状况对,p,型半导体而言，当一负电压施加于金属平板上时，,SiO,2,-Si,界面处将产生超量的空穴，接近半导体表面的能带将向上弯曲，如图对理想,MOS,二极管而言，不论外加电压为多少，器件内部均无电流流动，所以半导体内部的费米能级将维持为一常数在半导体内部的载流子密度与能级差成指数关系，即,MOS,二极管,当外加一小量正电压于理想,MOS,二极管时，靠近半导体表面的能带将向下弯曲，使,E,F,=,E,i,，形成多数载流子,(,空穴,),耗尽，称为,耗尽现象,。在半导体中单位面积的空间电荷,Q,sc,的值为,qN,A,W,，其中,W,为表面耗尽区的宽度,当外加一更大的正电压时，能带向下弯曲得更严重使得表面的本征能级,E,i,越过费米能级,E,F,，如图。正栅极电压将在,SiO,2,-Si,的界面处吸引更多的负载流子,(,电子,),半导体中电子的浓度与能差,E,F,-,E,i,成指数关系，即,MOS,二极管,由于,E,F,-,E,i,0,，在半导体表面上的电子浓度将大于,n,i,，而空穴浓度将小于,n,i,，即,表面的电子,(,少数载流子,),数目大于空穴,(,多数载流子,),，,表面载流子呈现反型，称为,反型现象,起初，因电子浓度较小，表面处于一弱反型的状态，当能带持续弯曲，使得导带的边缘接近费米能级当靠近,SiO-Si,由界面的电子浓度等于衬底的掺杂量时，开始产生,强反型,在此之后，大部分在半导体中额外的负电荷是由电子在很窄的,n,型反型层,(0 xx,i,),中产生的电荷,Q,n,如图,所组成，其中,x,i,为反型层的宽度,x,i,典型值的范围从,1nm 10nm,，且,通常远小于表面耗尽区的宽度,MOS,二极管,其中,E,0,为氧化层中的电场，,Q,s,为半导体中每单位面积的电荷量，而,C,0,=,ox,/d,为每单位面积的氧化层电容其相对应的静电势分布如图,(d),所示,理想,MOS,曲线,图,(a),为一理想,MOS,二极管的能带图，电荷的分布情形如图,(b),所示在没有任何功函数差时，外加的电压部分降落在氧化层，部分降落在半导体，因此,其中,V,0,为降落在氧化层的电压，且由图,(c),可得,MOS,二极管,由上式和,MOS,二极管的总电容,C,是由氧化层电容,C,0,与半导体中的势垒电容,C,j,相互串联而成，如图。,其中,C,j,=,s,/W,如同突变,p-n,结一样,可以消去,W,而得到电容的公式为,MOS,二极管,由,反之，当强反型发生时，即使增加所施加的电压也无法增加耗尽区的宽度，表面电势达到,s,(inv,),，且注意每单位面积的电荷为,qN,A,W,m,，可得在强反型刚发生时的金属平行板电压，称为,阈值电压,：,可见，当表面开始耗尽时，电容值将会随着金属平行板上的电压增加而下降当外加电压为负时，无耗尽区产生，将在半导体表面得到积累的空穴，因此，全部的电容值将很接近氧化层电容,ox,/d,MOS,二极管,一理想,MOS,二极管的典型电容,-,电压特性如图所示，包含耗尽近似与精确值,(,实线,),值得注意的是，耗尽近似与精确值相当接近,一旦当强反型发生时，势垒电容保持,C,j,=,s,/W,m,的最小值，总电容将,对,n,型衬底,而言，所有的考虑，在经过变更相对应符号与标志后,(,如将,Q,p,换成,Q,n,),，也同样有效其电容,-,电压特性亦有相同的外观，不过彼此将成镜面对称，且对于一,n,型衬底的理想,MOS,二极管而言，其阈值电压将为负值,MOS,二极管,解：,例,2,：一理想,MOS,二极管的,N,A,=10,17,cm,-3,且,d=5nm,，试计算其,C-V,曲线中的最小电容值,SiO,2,的相对介电常数为,3.9,。,在,V,T,时的最小电容,C,min,因此,C,min,约为,C,0,的,13,MOS,二极管,对所有的,MOS,二极管而言，,金属,-SiO,2,-Si,为最受广泛研究,SiO,2,-Si,系统的电特性近似于理想的,MOS,二极管然而，对于广泛使用的金属电极而言，其功函数差一般不为零，而且在氧化层内部或,SiO,2,-Si,界面处存在的不同电荷，将以各种方式影响理想,MOS,的特性,一、功函数差,对于一有固定功函数,q,m,的特定金属，它与功函数为,q,s,的半导体,的功函数差,q,ms,=,q(,m,-,s,),将会随着半导体的掺杂浓度而改变如图。随着电极材料与硅衬底掺杂浓度的不同，,q,ms,可能会有超过,2V,的变化。,SiO,2,-Si MOS,二极管,MOS,二极管,MOS,二极管还受,氧化层内的电荷,以及,SiO,2,-Si,界面陷阱,的影响这些基本的陷阱与电荷的类型如图所示，包括有界面陷阱电荷、氧化层固定电荷,(fixed oxide charge),、氧化层陷阱电荷以及可动离子电荷,二、界面陷阱与氧化层电荷,：,MOS,二极管,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,氧化层陷阱电荷,Q,ot,常随着二氧化硅的缺陷产生，这些电荷可由如,X,光辐射或是高能量电子轰击而产生这些陷阱分布于氧化层内部，大部分与工艺有关的,Q,ot,可以低温退火加以去除,钠或其他碱金属离子的可动离子电荷,Q,m,，在高温,(,如大于,100),或强电场的工作条件下，可在氧化层内移动,在高偏压及高温的工作环境下，由碱金属离子所造成的污染，可能会引发半导体器件稳定度的问题,在这些情况之下，可动离子电荷可以在氧化层内来回地移动，并使得,C-V,曲线沿着电压轴产生位移因此，,在器件制作的过程中需特别注意以消除可动离子电荷,MOS,二极管,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,+,+,+,+,+,+,-,+,-,+,-,+,+,a,N,+,K,可动离子电荷,),(,m,Q,),(,ot,Q,电荷,氧化层陷阱,),(,f,Q,氧化层固定电荷,金属,2,SiO,Si,),(,it,Q,界面陷阱电荷,电荷耦合器件的结构如图所示，其器件是由覆盖于半导体衬底上的连续绝缘层,(,氧化层,),上的,紧密排列的,MOS,二极管阵列,所组成,CCD,可以实现包含,影像感测,以及,信号处理,等广泛的电子功能,CCD,的工作原理牵涉到,电荷储存,以及由,栅极电压控制的输运行为,图中显示对,CCD,施加一足够大的正偏压脉冲于所有的电极之上，以使其表面发生耗尽,电荷耦合器件,(CCD),一较高的偏压施加于,中央,的电极上，使中央的,MOS,结构有较深的耗尽区，并形成一,电势阱,亦即由于中央电极下方较深的耗尽层而产生一个中央呈深阶状的电势分布此时所感应生成的少数载流子,(,电子,),，则会被收集至这个电势阱中。,MOS,二极管,假使右侧电极上的电压增加到超过中央电极的电压时，我们可以得到如图,(b),所示的电势分布。在此情况之下，少数载流子将由中央电极转移至右侧电极。随后，电极的电势可重新调整，使得静止的储存状态位于右侧的电极由这一连串连续的过程，我们可以,成功地沿着一线性阵列传送载流子,电荷耦合器件,(CCD),MOS,二极管,2,),(,f,高压加于,a,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,5,3,=,f,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,15,3,=,f,2,SiO,输运,加更高电压，以使电荷,3,),(,f,b,2,),(,f,高压加于,a,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,5,3,=,f,2,),(,f,高压加于,a,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,5,3,=,f,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,5,3,=,f,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,15,3,=,f,2,SiO,输运,加更高电压，以使电荷,3,),(,f,b,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,15,3,=,f,2,SiO,Si,p,-,V,5,1,=,f,V,10,2,=,f,V,15,3,=,f,2,SiO,输运,加更高电压，以使电荷,3,),(,f,b,MOSFET,有许多种缩写形式，如,IGFET,、,MISFET,、,MOST,等,n,沟道,MOSFET,的透视图如图所示它是一个四端点器件，由一个有两个,n,+,区域,(,即源极与漏极,),的,p,型半导体所组成,氧化层上方的金属称为,栅极,(gate),，高掺杂或结合金属硅化物的多晶硅可作为栅极电极，第四个端点为一连接至衬底的欧姆接触基本的器件参数有,沟道长度,L(,为,两个,n,+,-p,冶金结之间的距离,),、,沟道宽度,Z,、氧化层厚度,d,、结深度,r,j,以及衬底掺杂浓度,N,A,.,器件中央部分即为,MOS,二极管,MOSFET,基本原理,2,SiO,L,+,n,+,n,j,r,Z,d,p,衬底,z,),(,y,E,y,),(,x,E,x,源极,栅极,漏极,2,SiO,L,+,n,+,n,j,r,Z,d,p,衬底,衬底,z,),(,y,E,y,),(,x,E,x,z,),(,y,E,y,),(,x,E,x,源极,栅极,漏极,MOSFET,中源极接点作为电压的参考点当栅极无外加偏压时，源极到漏极电极之间可视为两个背对背相接的,p-n,结，而由源极流向漏极的电流只有反向漏电流,MOSFET,的基本特性,当外加一足够大的正电压于栅极上时，,MOS,结构将被,反型,，以致于在两个,n,+,型区域之间形成表面反型层即,沟道,源极与漏极通过这一导电的表面,n,型沟道相互连结，并可允许大电流流过,沟道的电导可通过栅极电压的变化来加以调节,衬底接点可连接至参考电压或相对于源极的反向偏压，,衬底偏压亦会影响沟道电导,MOSFET,基本原理,2,SiO,L,+,n,+,n,j,r,Z,d,p,衬底,z,),(,y,E,y,),(,x,E,x,源极,栅极,漏极,2,SiO,L,+,n,+,n,j,r,Z,d,p,衬底,衬底,z,),(,y,E,y,),(,x,E,x,z,),(,y,E,y,),(,x,E,x,源极,栅极,漏极,当在栅极上施加一偏压，并在半导体表面产生反型若在漏极加一小量电压，电子将会由源极经沟道流向漏极,(,对应电流为由漏极流向源极,),因此，,沟道的作用就如同电阻一般,，漏极电流,I,D,与漏极电压成比例，此即如图,(a),右侧恒定电阻直线所示的,线性区,一、输出特性,：,MOSFET,基本原理,半导体表面强反型形成导电沟道时，沟道呈现电阻特性，当漏,-,源电流通过沟道电阻时将在其上产生电压降。,若忽略其它电阻，则漏端相当于源端的沟道电压降就等于漏,-,源偏置电压,V,DS,。由于沟道上存在电压降，使栅绝缘层上的有效电压降从源端到漏端逐渐减小，降落在栅下各处绝缘层上的电压不相等，反型层厚度不相等，因而导电沟道中各处的电子浓度不相等。当漏极电压持续增加，直到漏端绝缘层上的有效电压降低于表面强反型所需的阈值电压,V,T,时，在靠近,y=L,处的反型层厚度,x,i,将趋近于零，此处称为,夹断点,P,，如图,(b),此时的漏,-,源电压称为,饱和电压,V,Dsat,。超过夹断点后，漏极的电流量基本上维持不变，因为当,V,D,V,Dsat,时，在,P,点的电压,V,Dsat,保持固定,MOSFET,基本原理,沟道被夹断后，若,V,G,不变，则当漏极电压持续增加时，超过夹断点电压,V,Dsat,的那部分即,V,DS,-,V,Dsat,将降落在漏端附近的夹断区上，因而夹断区将随,V,DS,的增大而展宽，夹断点,P,随之向源端移动，但由于,P,点的电压保持为,V,Dsat,不变，反型层内电场增强而同时反型载流子数减少，二者共同作用的结果是单位时间流到,P,点的载流子数即电流不变。一旦载流子漂移到,P,点，将立即被夹断区的强电场扫入漏区，形成漏源电流，而且该电流不随,V,DS,的增大而变化，即达到饱和。此即为,饱和区，,如图,(c),所示当然，如果,V,DS,过大，漏端,p-n,结会发生,反向击穿,。,MOSFET,基本原理,依据反型层的形式，,MOSFET,有,四种基本的,形式假如在零栅极偏压下，沟道的电导非常低，必须在栅极外加一正电压以形成,n,沟道，则此器件为,增强型,(,或称常关型,)n,沟道,MOSFET,如果在零偏压下，已有,n,沟道存在，而必须外加一负电压来排除沟道中的载流子，以降低沟道电导，则此器件为,耗尽型,(,或称常开型,)n,沟道,MOSFET,同样也有,p,沟道增强型,与,耗尽型,MOSFET,需注意的是，对,增强型,n,沟道器件而言，必须施加一个大于阈值电压,V,T,的正栅极偏压，才能有显著的漏极电流流通,对,耗尽型,n,沟道器件而言，在,V,G,=0,时已有大量电流流通，且变动栅极电压可以增减其电流,以上的讨论在改变极性后，亦可适用于,p,沟道器件,MOSFET,的种类,MOSFET,基本原理,MOSFET,基本原理,类型,剖面图,输出特性,转移特性,),(,n,常闭,沟增强型,),(,n,常开,沟耗尽型,),(,p,常闭,沟增强型,),(,p,常开,沟耗尽型,+,G,+,n,+,n,p,+,D,D,I,沟道,n,G,+,n,+,n,p,+,D,D,I,+,-,-,G,+,p,+,p,n,-,D,D,I,G,+,p,+,p,n,-,D,D,I,+,-,沟道,p,D,I,0,D,V,1,2,3,V,4,G,=,V,D,I,0,D,V,2,-,0,V,1,G,=,V,1,-,0,D,I,D,V,-,1,-,2,-,3,-,V,4,G,-,=,V,D,I,0,D,V,-,1,2,0,V,1,G,-,=,V,+,-,0,Tn,V,D,I,Tp,V,0,G,V,D,I,+,-,+,0,Tn,V,D,I,G,V,-,+,-,0,G,V,D,I,类型,剖面图,输出特性,转移特性,),(,n,常闭,沟增强型,),(,n,常开,沟耗尽型,),(,p,常闭,沟增强型,),(,p,常开,沟耗尽型,+,G,+,n,+,n,p,+,D,D,I,+,G,+,n,+,n,p,+,D,D,I,沟道,n,G,+,n,+,n,p,+,D,D,I,+,-,G,+,n,+,n,p,+,D,D,I,+,-,-,G,+,p,+,p,n,-,D,D,I,-,G,+,p,+,p,n,-,D,D,I,G,+,p,+,p,n,-,D,D,I,+,-,沟道,p,G,+,p,+,p,n,-,D,D,I,+,-,G,+,p,+,p,n,-,D,D,I,+,-,沟道,p,D,I,0,D,V,1,2,3,V,4,G,=,V,D,I,0,D,V,1,2,3,V,4,G,=,V,D,I,0,D,V,2,-,0,V,1,G,=,V,1,-,D,I,0,D,V,2,-,0,V,1,G,=,V,1,-,0,D,I,D,V,-,1,-,2,-,3,-,V,4,G,-,=,V,0,D,I,D,V,-,1,-,2,-,3,-,V,4,G,-,=,V,D,I,0,D,V,-,1,2,0,V,1,G,-,=,V,D,I,0,D,V,-,1,2,0,V,1,G,-,=,V,+,-,0,Tn,V,D,I,+,-,0,Tn,V,D,I,Tp,V,0,G,V,D,I,+,-,Tp,V,0,G,V,D,I,+,-,+,0,Tn,V,D,I,G,V,-,+,0,Tn,V,D,I,G,V,-,+,-,0,G,V,D,I,+,-,0,G,V,D,I,阈值电压是,MOSFET,最重要的参数之一，理想的阈值电压如式,阈值电压控制,然而，当考虑固定氧化层电荷以及功函数差时，将会有一,平带电压偏移,除此之外，,衬底偏压同样也能影响阈值电压,当一反向偏压施加于衬底与源极之间时，耗尽区将会加宽，欲达到反型所需的阈值电压必须增大，以提供更大的,Q,sc,。,可改变阈值电压的各项参数如下：,其中,V,BS,为反向衬底,-,源极偏压。,MOSFET,基本原理,精确控制集成电路中各,MOSFET,的阈值电压，对可靠的电路工作而言是不可或缺的,一般来说，,阈值电压可通过将离子注入沟道区来加以调整,如：,穿过表面氧化层的硼离子注入通常用来调整,n,沟道,MOSFET,的阈值电压这种方法可以精确地控制杂质的数量，所以阈值电压可得到严格的控制带负电的硼受主增加沟道内掺杂的水平，因此,V,T,将随之增加相同地，将少量的硼注入,p,沟道,MOSFET,，可降低,V,T,的绝对值,右图为不同掺杂浓度的,V,T,。,MOSFET,基本原理,例,6,：对一个,N,A,10,17,cm,-3,与,Q,f,/q,510,11,cm,-2,的,n,沟道,n,+,多晶硅,-SiO,2,-Si,的,MOSFET,而言，若栅极氧化层为,5nm,，试计算,V,T,值需要多少的硼离子剂量方能使,V,T,增加至,0.6V?,假设注入的受主在,Si-SiO,2,界面形成一薄电荷层,解：,由,设,V,BS,=0,，得,硼电荷造成平带电压漂移,qF,B,/C,o,，因此,MOSFET,基本原理,也可以通过,改变氧化层厚度来控制,V,T,随着氧化层厚度的增加，,n,沟道,MOSFET,的阈值电压变得更大些，而,p,沟道,MOSFET,将变得更小些对一固定的栅极电压而言，较厚的氧化层可轻易地降低电场强度,.,解：,而其它各量与例,6,相同，故,例,7,：若例,6,中的栅氧化层厚度增加为,500nm,，其,V,T,=?,此时,MOSFET,基本原理,功函数差和衬底偏压,亦可用来调整阈值电压因衬底偏压所导致阈值电压的变化为,解：,假如画出漏极电流对,V,G,的图形，则,V,G,轴的截距即为阈值电压，如图，随着衬底电压,V,BS,由,0V,增至,2V,，阈值电压亦由,0.56V,增至,1.03V,阈值电压提升较大,例,8,：针对例中阈值电压,V,T,为,-0.02V,的,MOSFET,器件，假如衬底电压由,0V,增加至,2V,，试计算阈值电压的变化量,MOSFET,基本原理,MOSFET,尺寸的缩减在一开始即为一持续的趋势,.,在集成电路中,较小的器件尺寸可达到较高的器件密度此外，,较短的沟道长度可改善驱动电流,(I,D,1/L),以及工作时的特性,然而，由于,器件尺寸的缩减，沟道边缘,(,如源极、漏极及绝缘区边缘,),的扰动将变得更加重要,因此器件的特性将不再遵守长沟道近似的假设,前面所得到的阈值电压是基于渐变沟道近似推导得出的，亦即衬底耗尽区内的电荷仅由栅极电压产生的电场所感应即,V,T,与源极到漏极间的横向电场无关然而,随着沟道长度的缩减，源极与漏极间的电场将会影响电荷分布、阈值电压控制以及器件漏电等器件特性,短沟道效应,(short-channel effect),MOSFET,按比例缩小,当短沟道,MOSFET,的漏极电压由线性区增至饱和区时，其阈值电压下降将更严重此效应称为,漏极导致势垒下降,数个不同沟道长度的,n,沟道器件的源极与漏极间的表面电势如图所示，点线为,V,DS,=0,，实线为,V,DS,0,当栅极电压小于,V,T,时，,p-,型硅衬底在,n,+,源极与漏极间形成一势垒，并限制电子流由源极流向漏极,漏极导致势垒下降,(DIBL),MOSFET,按比例缩小,DIBL,造成在,SiO,2,/Si,的界面形成漏电路径当漏极电压足够大时，可能也会有显著的漏电流由源极经短沟道,MOSFET,的本体流至漏极，此亦可归因于漏极结耗尽区的宽度会随着漏极电压增加而扩张,在短沟道的,MOSFET,中，源极结与漏极结耗尽区宽度的总和与沟道长度相当当漏极电压增加时，漏极结的耗尽区逐渐与源极结合并，因此大量的漏极电流可能会由漏极经本体流向源极，因此，器件将会有非常,高的漏电流,，这也显示出,本体穿通效应,相当显著，栅极不再能够将器件完全关闭，且无法控制漏极电流,高漏电流将限制短沟道,MOSFET,器件的工作,本体穿通,(punch-through),MOSFET,按比例缩小,当器件尺寸缩减时,必须将短沟道效应降至最低程度,以确保正常的器件特性及电路工作,.,在器件按比例缩小设计时需要一些准则，一个简要维持长沟道特性的方法为将所有的尺寸及电压，除上一按比例缩小因素,(,1),，如此内部电场将保持如同长沟道,MOSFET,一般，此方法称为,定电场按比例缩小定律,(CE),.,按比例缩小规范,(scaling rule),恒定电场定律的问题,阈值电压不可能缩的太小,源漏耗尽区宽度不可能按比例缩小,电源电压标准的改变会带来很大的不便,MOSFET,按比例缩小,恒定电压等比例缩小规律,(,简称,CV,律,),保持电源电压,V,ds,和阈值电压,V,th,不变，对其它参数进行等比例缩小,按,CV,律缩小后对电路性能的提高远不如,CE,律，而且采用,CV,律会使沟道内的电场大大增强,CV,律一般只适用于沟道长度大于,1,m,的器件，它不适用于沟道长度较短的器件。,MOSFET,按比例缩小,CMOS(complementary,MOS),由成对的互补,p,沟道与,n,沟道,MOSFET,所组成由于具有,低功率损耗以及较佳的噪声抑制能力,，,CMOS,逻辑为目前集成电路设计的最常用技术由于低功率损耗的需求，目前仅有,CMOS,技术被使用于,ULSI,的制造,如图所示为,CMOS,反相器的结构，其中,p,沟道与,n,沟道,MOSFET,均为增强型晶体管。,p,与,n,沟道晶体管的栅极连接在一起，并作为此反相器的输入端，而它们漏极亦连接在一起，并作为反相器的输出端,n,沟道,MOSFET,的源极与衬底接点均接地，而,p,沟道,MOSFET,的源极与衬底则连接至电源供应端,(V,DD,),。,CMOS,CMOS,反相器,工作原理：,当输入电压为低电压时,(,即,V,in,=0,，,V,GSn,=0,V,Tn,),，,n,沟道,MOSFET,关闭，然而由于,|,V,GSp,|V,DD,|,V,Tp,|,，,(,V,GSp,与,V,Tp,为负值,),，所以,p,沟道,MOSFET,为导通态因此，输出端通过,p,沟道,MOSFET,充电至,V,DD,。,当输入电压逐渐升高，使栅极电压等于,V,DD,时，因为,V,GSn,=V,DD,V,Tn,，所以,n,沟道,MOSFET,将被导通，而由于,|V,GSp,|0|,V,Tp,|,，所以,p,沟道,MOSFET,将被关闭因此输出端将经,n,沟道,MOSFET,放电至零电势,CMOS,如图所示的,V,in,-V,out,曲线称为,CMOS,反相器的传输曲线。,CMOS,反相器的一个重要的特性是，当输出处于逻辑稳态,(,即,V,out,=0,或,V,DD,),时，仅有一个晶体管导通，因此由电源供应处流到地端的电流非常小，且相当于器件关闭时的漏电流,事实上，,只有在两个器件暂时导通时的极短暂态时间内才会有大电流流过。因此与其他种类如,n,沟道,MOSFET,、双极型等逻辑电路相比，其稳态时的功率损耗甚低,CMOS,CMOS,有低功率消耗及高器件密度的优点，使其适用于复杂电路的制作,然而与双极型技术相比，,CMOS,的低电流驱动能力限制了其在电路上的表现,BiCMOS,是将,CMOS,及双极型器件整合在同一芯片上的技术,BiCMOS,电路包含了大部分的,CMOS,器件以及少部分的双极型器件，它,综合了双极器件高跨导、强负载驱动能力和,CMOS,器件高集成度、低功耗的优点,，使其互相取长补短，发挥各自优势，给高速、高集成度、高性能的,LSI,及,VLSI,的发展开辟了一条新的道路然而，这需增加额外的制作复杂度、较长的制作时间及较高的费用,双极型CMOS(BiCMOS,),双极型,CMOS,（,BiCMOS,）,半导体存储器可区分为,挥发性,(volatile,),与,非挥发性,(nonvolatile,),存储器两类。,挥发性存储器，如动态随机存储器,(DRAM),和静态随机存储器,(SRAM),，若其电源供应关闭，将会丧失所储存的信息。,相比之下，非挥发性存储器却能在电源供应关闭时保留所储存的信息。,目前，,DRAM,与,SRAM,被广泛地使用于个人电脑以及工作站，主要归功于,DRAM,的高密度与低价格以及,SRAM,的高速。非挥发性存储器则广泛应用于如移动电话、数码相机及智能,IC,卡等便携式的电子系统中，主要是因为它提供低功率损耗及非挥发性的能力。,MOS,存储器,半导体存储器,如图所示为一,DRAM,的存储单元阵列。存储单元含有,MOSFET,以及一个,MOS,电容器,(,即,1T/1C,存储单元,),。,MOSFET,的作用就如同一个开关，用来控制存储单元写入、更新以及读出的操作，电容器则作为电容存储之用。,在写入周期中，,MOSFET,导通，因此位线中的逻辑状态可转移至储存电容器中。在实际应用上，由于储存端虽小但不可忽略的漏电流，使得储存于电容器中的电荷会逐渐地流失。因此，,DRAM,的工作是“动态”的，因为其信息需要周期性,(,一般为,2ms,50ms),地重新更新。,MOS,存储器,DRAM,1T/1C DRAM,存储单元的,优点,在于其结构非常简单且面积小为了增加芯片中的存储密度，按比例缩小存储单元的尺寸是必须的，然而由于电容器电极面积也会随之缩减，因而降低了电容器的储存能力,为了解决这一问题，可利用,高介电常数的材料采取代传统的氧化物,-,氮化物复合材料,(,介电系数为,4,6),作为电容器的介电材料，可增加其电容值,MOS,存储器,DRAM,SRAM,是使用一,双稳态的触发器,(flip-flop),结构来储存逻辑状态的静态存储单元阵列，如图所示触发器结构包含了两个相互交叉的,CMOS,反相器对,(T,1,、,T,3,以及,T,2,、,T,4,),一反相器的输出端连接至另一个反相器的输入端此结构称为,“锁存器”,T,5,与,T,6,这两个额外的,n,沟道,MOSFET,的栅极连接至字线,(word line),，以用来读取该,SRAM,存储单元因为只要电源持续供给，则其逻辑状态将维持不变，故,SRAM,的工作是“静态”的，因此,SRAM,不需要被更新,MOS,存储器,SRAM,反相器中两个,p,沟道,MOSFET(T,1,与,T,2,),的作用，就如同负载晶体管一般除了在开关的过程中，几乎并没有电流流过存储单元,存储器阵列的每一行只有一条选择线,(,字线,),，该选择线为高电平时，选中该行上的所有存储单元。对应每一列都有一对数据线,(,位线,),以便对所选中的单元进行读写操作。当存储器读出时，该对数据线将由所选存储单元的内容被置为互补电平，写入时通过互补电平的数据线将数据存入交叉耦合的反向器。,MOS,存储器,SRAM,当传统,MOSFET,的栅极电极经过变更，使得电荷能够半永久性地储存于栅极之中，则此新结构即成为一非挥发性存储器自从第一个非探发性存储器于,1967,年被发明后，已有许多不同的器件结构被制作出来,非挥发性存储器被广泛地应用在如可擦除及编程的只读存储器,(EPROM),、电可擦除及编程的只读存储器,(EEPROM),以及快闪,(flash),存储器等集成电路之中目前大部分的非挥发性存储器均使用有一个浮栅极的结构，如图所示,MOS,存储器,非挥发性存储器,电荷由硅衬底或漏极端，跨过第一层绝缘层注入浮栅极之中并储存于浮栅极内，此过程称之为“编程”浮栅极器件的等效电路可用如图,(b),中的两个电容串联栅极结构来表示,储存的电荷会造成阈值电压升高，并使器件转换至高电压状 态,(,即逻辑,1),对一个,精心设计,的存储器器件而言，电荷的保存时间可超过,10,年以上,欲擦除储存的电荷并将器件转换至一低电压状态,(,即逻辑,0),，可使用如电性偏压或其他如紫外光照射的方式加以擦除,MOS,存储器,非挥发性存储器,对于浮栅极器件而言，编程可采用热电子注入或隧穿过程来完成图,(a),显示,n,沟道浮栅极器件的热电子注入过程热电子之所以会“热”是因为受到在漏极端附近的强电场加热所致部分热电子的能量，高过,SiO,2,/Si,传导带的势垒高度,(,约,3.2eV),，因而能越过势垒并注入浮栅极中,不同形式的浮栅极器件以其擦除机制来加以区分,在,EPROM,中，只有浮栅极而没有控制栅极，,因为紫外光可激发储存的电荷使其进入栅极氧化层的导带，所以可通过紫外光照射来加以擦除,EPROM,的优点在于每一存储结构单元只需小面积的一个晶体管,(1T),，,但其擦除的方式需使用有石英窗的封装，且擦除时间较长,MOS,存储器,EEPROM,采用隧穿的步骤来擦除所储存的电荷不像,EPROM,器件，在擦除的过程中，一次需擦除所有的存储单元对,EEPROM,而言，可针对被选取的存储单元，单独进行擦除此项功能可通过每个存储单元中的选择晶体管来完成此项“字节擦除”的特性使,EEPROM,在使用上更有弹性,可是,EEPROM,的每一存储单元需两个晶体管，即一个选择晶体管加上一个储存晶体管,(2T),，因而限制了其储存容量,快闪存储器,的存储单元被分割为数个部分,(,或区块,),擦除的方式是将一个被选取的区块通过隧穿的过程来完成在擦除的过程中，被选取区块内的所有存储单元将同时被擦除擦除的速度远比,EPROM,要快，而且,1T/cell,的特色使得快闪存储器的储存容量比,EEP-ROM,更高,MOS,存储器,另一相关的器件结构为,单电子,存储单元,(SEMC),，,它可看成是浮栅极结构按比例缩小的极限情形将浮栅极的长度缩减至非常小的尺寸,(,一般为,10nm),，即可得到,SEMC,SEMC,的剖面图如图所示，其浮点相当于浮栅极因为面积小，所以其电容值也非常小,当电子隧穿进入浮点之后，因为小电容的关系，隧穿势垒将被大幅度提升，进而防止其他电子的进入,SEMC,是一个最终的浮栅极存储单元，因为信息储存仅需一个电子即可可在室温下工作，,密度高达,25610,12,位的单电子存储器已被提出,MOS,存储器,Thanks for,listening,