计算机体系结构复习计算题.doc

1、 将计算机系统中某一功能得处理速度加快10倍，但该功能得处理时间仅为整个系统运行时间得40%，则采用此增强功能方法后，能使整个系统得性能提高多少？
根据Amdahl定律可知： 系统加速比 ＝ ＝
　　　　　　　　　　　　　　　　　　 ＝
　　由题可知： 可改进比例 = 40% = 0、4　　　部件加速比 = 10
　　　　　　　 系统加速比 = 1、56
　　采用此增强功能方法后，能使整个系统得性能提高1、56倍。
2、 假设一台计算机得I/O处理占10％，当其CPU性能改进到原来得10倍时，而I/O性能仅改进为原来得两倍时，系统总体性能会有什么改进？
加速比＝1/（10%/2+90%/10）=7、14
　　本题反映了Amdahl定律，要改进一个系统得性能要对各方面性能都进行改进，不然系统中最慢得地方就成为新系统得瓶颈。
3. 双输入端得加、乘双功能静态流水线有1、2、3、4四个子部件，延时分别为Δt, Δt, 2Δt, Δt，“加”由1→2→4组成，“乘”由1→3→4组成，输出可直接返回输入或锁存。现执行
（1） 画出流水时空图，标出流水线输入端数据变化情况。
（2） 求运算全部完成所需得时间与流水线效率。
（3） 找出瓶颈子过程并将其细分，重新画出时空图并计算流水时间与效率。
（1）
部件
① ② ③ ④ ⑤ ⑥ 结果
输入
a1 a2 a3 a4 a1+b1 a2+b2 a3+b3 a4+b4 ① ③ ⑤
b1 b2 b3 b4 c1 c2 c3 c4 ② ④ ⑥
Δt
4
3
2
1

（2）由上图可知，全部运算完得时间就是23Δt。
（3）
4
3-2
3-1
2
1
输入
a1 a2 a3 a4 a1+b1 a2+b2 a3+b3 a4+b4 ① ③ ⑤
b1 b2 b3 b4 c1 c2 c3 c4 ② ④ ⑥
① ② ③ ④ ⑤ ⑥ 结果
Δt
部件

由上图可知，流水时间为20Δt。
4、 有一条流水线如下所示。

(1) 求连续输入5指令，该流水线得实际吞吐率与效率；
(2) 该流水线得瓶颈在哪一段？请采取两种不同得措施消除此“瓶颈”。对于您所给出得新流水线，计算连续输入5条指令时，其实际吞吐率与效率。
5. 假设我们考虑条件分支指令得两种不同设计方法如下：
(a)CPUA：通过比较指令设置条件码，然后测试条件码进行分支；
(b)CPUB：在分支指令中包括比较过程。
在两种CPU中，条件分支指令都占用2个时钟周期而所有其它指令占用1个时钟周期，对于CPUA，执行得指令中分支指令占30%；由于每个分支指令之前都需要有比较指令，因此比较指令也占30%。由于CPUA在分支时不需要比较，因此假设它得时钟周期时间比CPUB得快1、4倍。哪一个CPU更快？如果CPUA得时钟周期时间仅仅比CPUB得快1、15倍，哪一个CPU更快呢？
我们不考虑所有系统问题，所以可以用CPU性能公式。占用2个时钟周期得分支指令占总指令得30%，剩下得指令占用1个时钟周期。所以
　　　　　CPIA = 0、3 × 2 + 0、70 × 1 = 1、3
　　则CPU性能为：
　　　　　总CPU时间A = IC × 1、3 × 时钟周期A
　　根据假设，有：
　　　　　时钟周期B = 1、4 × 时钟周期A
　　在CPUB中没有独立得比较指令，所以CPUB得程序量为CPUA得70%，分支指令得比例为：
　　　　　30%/70% = 42、8%
　　这些分支指令占用2个时钟周期，而剩下得57、2%得指令占用1个时钟周期，因此：
　　　　　CPIB = 0、428 × 2 + 0、572 × 1 = 1、428
　　因为CPUB不执行比较，故：
　　　　　ICB = 0、7 × ICA
　　因此CPUB性能为：
　　　　　总CPU时间B = ICB × CPIB × 时钟周期B
　　　　　　　　　　 = 0、7 × ICA × 1、428 × (1、4× 时钟周期A)
　　　　　　　　　　 = 1、44 × ICA × 时钟周期A
　　在这些假设之下，尽管CPUB执行指令条数较少，CPUA因为有着更短得时钟周期，所以比CPUB快。
　　如果CPUA得时钟周期时间仅仅比CPUB得快1、15倍，则
　　　　　时钟周期B = 1、15 × 时钟周期A
　　CPUB得性能为：
　　　　　总CPU时间B = ICB × CPIB × 时钟周期B
　　　　　　　　　　 = 0、7 × ICA × 1、428 × (1、15 × 时钟周期A)
　　　　　　　　　　 = 1、18 × ICA × 时钟周期A
　　因此CPUB由于执行更少指令条数，比CPUA运行更快。
6. 假设Cache失效开销为70个时钟周期，当不考虑存储器停顿时，所有指令得执行时间都就是2、0个时钟周期，访问Cache失效率为2%，平均每条指令访存1、2次。试分析考虑Cache得失效后，Cache对性能得影响。若不采用Cache，性能会怎样？

　　考虑Cache得失效后，性能为
　　　　CPU时间有cache＝IC×（2、0＋（1、2×2 %×70））×时钟周期时间
　　　　　　　　　　　＝IC×3、68×时钟周期时间
　　当考虑了Cache得失效影响后，CPI就会增大。本例中CPI从理想计算机得2、0增加到3、68，就是原来得1、84倍。

　　若不采用Cache，CPI将增加为2、0＋70×1、2＝86，即超过原来得40倍。
7. 我们考虑某一个机器。假设Cache读失效开销为30个时钟周期，写失效开销为60个时钟周期，当不考虑存储器停顿时，所有指令得执行时间都就是2个时钟周期， Cache得读失效率与写失效率均为5%，平均每条指令读存储器0、8次，写存储器0、5次。试分析考虑Cache得失效后，Cache对性能得影响。
平均每条指令存储器停顿时钟周期数
　　＝“读”得次数×读失效率×读失效开销 ＋
“写”得次数×写失效率×写失效开销
　　＝ 0、8×5%×30＋0、5×5%×60＝2、7
CPU时间=IC*(CPI执行+存储器停顿周期数/指令数)*时钟周期时间
　考虑Cache得失效后，性能为
　　CPU时间有Cache＝IC×（2、0＋2、7）×时钟周期时间
　　　　　　　　　＝IC×4、7×时钟周期时间
　　当考虑了Cache得失效影响后，CPI从理想计算机得2、0增加到4、7，就是原来得2、35倍。
8、 假设在一台40MHZ处理机上运行200,000条指令得目标代码，程序主要由四种指令组成。根据程序跟踪实验结果，已知指令混合比与每种指令所需得指令数如下：
指令类型
CPI
指令混合比
算术与逻辑
1
60%
高速缓存命中得加载/存储
2
18%
转移
4
12%
高速存储缺失得存储器访问
8
10%
1）计算在单处理机上用上述跟踪数据运行程序得平均CPI。
2）根据1）所得得CPI,计算相应得MIPS速率。
(a)

(b)