数字逻辑实验报告.doc

《数字逻辑》实验报告

湖南师范大学工程与设计学院

《数字逻辑》实验报告

专业：计算机科学与技术
年级：2015级
姓名：熊富豪
学号：201530185016

湖南师范大学工设院电子系
二零一六年十二月

目 录

实验一……………………………………………………………3
实验二……………………………………………………………4
实验三……………………………………………………………5
实验四……………………………………………………………6
实验五……………………………………………………………7
实验总结…………………………………………………………8

- 2 -

湖南师范大学职业技术学院（工学院）实验数据报告单
实验课程： 数字逻辑 实验一
实验题目： 全加器设计
实验日期： 2016 年 12 月 28 日
专业：计算机科学与技术年级：2015级 姓名：熊富豪 学号：201530185016 同组人：
实验目的： 学会使用QuartusII软件，学会使用实验板
实验内容： 使用QUARTUS软件的下载功能，设计实现四位全加器

本实验学会使用QUARTUS软件的下载功能，实现四位全加器,将原理图粘贴如下：

波形仿真文件粘贴如下：

指导老师签名: . 湖南师范大学职业技术学院（工学院）实验数据报告单
实验课程：数字逻辑 实验二
实验题目： 编码及译码器的应用
实验日期： 2016 年 12 月 30 日
专业：计算机科学与技术年级：2015级 姓名：熊富豪 学号：201530185016 同组人：
实验目的：学会使用编码器及译码器来构成电路
实验内容：实现一位0-9的输入，在一位数码管上实现对应按钮的七段数码的显示

原理图粘贴如下：

波形仿真文件粘贴如下：

指导老师签名: .
- 6 -

湖南师范大学职业技术学院（工学院）实验数据报告单
实验课程：数字逻辑 实验三
实验题目： 组合逻辑电路研究
实验日期： 2016 年 12 月 4 日
专业：计算机科学与技术年级：2015级 姓名：熊富豪 学号：201530185016 同组人：
实验目的：学习使用74LS283设计逻辑电路
实验内容：用4位全加器74LS283实现由8421BCD码到余3码的转换

Ａ．电路图

B．实际电路运行后，对应的逻辑功能：
8421BCD
余3码
8421BCD
余3码
8421BCD
余3码
0000
0011
0100
0111
1000
1011
0001
0100
0101
1000
1001
1100
0010
0101
0110
1001

0011
0110
0111
1010

实际电路运行后，对应的逻辑功能：
A4A3A2A1
B3B2B1B0
数码显示
A4A3A2A1
B3B2B1B0
数码显示
0000
0011
0011
0100
0011
0111
0001
0011
0100
0101
0011
1000
0010
0011
0101
0110
0011
1001
0011
0011
0110
0111
0011
1010

指导老师签名: .

湖南师范大学职业技术学院（工学院）实验数据报告单
实验课程：数字逻辑 实验四
实验题目： 集成触发器
实验日期： 2016 年 12 月 4 日
专业：计算机科学与技术年级：2015级 姓名：熊富豪 学号：201530185016 同组人：
实验目的：学习用触发器和门电路设计时序电路，熟练掌握D触发器和JK触发器的特性，
能够灵活运用触发器和门电路。
实验内容：用双D触发器74LS74和与非门74LS00设计一个四位的广告流水灯异步时序电路
（时钟信号用1Hz的信号代替）

Ａ 电路图

B 实际电路运行后，对应的逻辑功能：
时钟
Q1
Q2
Q3
Q4
0
1
0
0
0
1
0
1
0
0
0
0
0
1
0
1
0
0
0
1
0
1
0
0
0

指导老师签名: .
湖南师范大学职业技术学院（工学院）实验数据报告单
实验课程：数字逻辑 实验五
实验题目： 集成触发器的应用
实验日期： 2016年 1 月 4 日
专业：计算机科学与技术年级：2015级 姓名：熊富豪 学号：201530185016 同组人：
实验目的： 学习用集成触发器设计时序电路。
实验内容：设计一个60进制计数器，用一个数码管显示，用四个二选一电路实现个位和十位的切换。
要求：设计一个60进制计数器，采用两级电路连续，一级是10进制，一级是6进制，采用74LS163，或是74LS160来实现，用一个数码管显示，用四个二选一电路实现个位和十位的切换。当按下按钮时，显示十位，当松开按钮时，显示个位。
Ａ 电路图：

B 功能说明：
此为一个60进制（显示BCD码00~59）计数器，相当于数字钟的分计数器，每60分频计数为1。它主要应用了集成计数器的分频和级联功能，七段译码器的译码功能，数码管的显示功能。从逻辑上讲，它属于定时脉冲发生器的范围。当中采用74系列数字电路74LS298等4位2选1数据选择器(寄存器输出) ，并设定一个开关，控制个位、十位的输出。
一个74LS160设为十进制计数器，一个74LS160设为六进制计数器，并采用级联功能，数码显示到数码管上。当按下轻触开关时，显示十位，并且十秒一个循环（即十位显示0~5，且每十秒进位一）。当没按下轻触开关时，数码管显示个位，每次从0~9循环输出。

指导老师签名: .

实验心得
第一次做的数字逻辑实验是全加器，那时什么都还不太了解，听老师讲解完了之后也还不知道从何下手，看到前面的人都开始着手做了，心里很着急可就是毫无头绪„„ 
老师说要复制一些文件辅助我们做实验（例如：实验报告模板、实验操作步骤、引脚等与实验有关的文件），还让我们先画原理图。这时，关于实验要做什么心里才有了一个模糊的框架。看到别人在拷贝文件自己又没有U盘只好等着借别人的用，当然在等的时候我也画完了全加器的原理图。
第二次做的实验是编码及译码器的应用，相对于第一次的实验难上了好几个层次。而且之前记得的操作步骤现在几乎忘了，只能从零开始，看一眼操作步骤做一步。 
第三个实验要做的是用4位全加器74LS283实现由8421码到余3码的转换。这个实验虽然比第二个实验难一些，但是经过两次实验后我已经能较熟练的运用软件了，而且之前也把原理图大概画出来了，经过老师的讲解很快就准确的做好原理图，这次选择的电脑也运行得很快，又不用进行波形仿真的操作，一个小时没有就完成了，但是在等下载电路板和数据线这里花了大部分时间。这一次顺利的完成了实验！
第四次实验旨在学习用触发器和门电路设计时序电路，熟练掌握D触发器和JK触发器的特性，能够灵活，实现用D触发器 设计四位移位寄存器。 
现在的我已经熟练掌握了操作步骤了，也能较快的画出原理图，有了之前的经验，这次实验起来也没有之前那般困难了。
实验五的目的是学习用集成触发器设计时序电路。实验是设计一个60进制计数器，用一个数码管显示，用四个二选一电路实现个位和十位的切换。
最后结果就是如我所愿的将五个实验全部完成！实实在在的幸福感此刻还深深的感受着！ 
不得不说只有努力后坚持下来了，才会成功！
已经做了有四次数字逻辑实验，每一次都有新的收获，在做实验的过程中，由想象中的接触到实物，经过自己的思考，动手，牢牢的记在了心里。对一些问题有了自己的想法。在作实验的时候，带着思考与问题去做实验，在做的过程中，问题会不断的出现，有些时候会发现真的好奇妙，动手能力在无形中提高。
- 8 -