2025年东大秋数字信号处理器原理及应用在线作业1.doc

(單项选择題) 1: 此C281x CPU除了支持 個CPU级的中断外
A: 64
B: 16
C: 32
D: 8
對的答案：
(單项选择題) 2: 在地址位多处理器协议中(ADDR/IDLE MODE位為1)，最终壹种数据位後有壹种附加位，称之為
A: 標识符
B: 校验位
C: 仲裁位
D: 地址位
對的答案：
(單项选择題) 3: 中断响应過程中CPU 获取中断向量和保留重要的寄存器需要花费 個CPU 時钟周期
A: 9
B: 12
C: 8
D: 4
對的答案：
(單项选择題) 4: TMS320F2812 的ADC模块有 采样和保持(S/H)器
A: 两個
B: 壹种
C: 四個
D: 三個
對的答案：
(單项选择題) 5: SCI采用硬件對通信数据進行 检查
A: 极性和数据格式
B: 通信数据
C: 通信协议
D: 通信速率
對的答案：
(單项选择題) 6: 事件管理器的捕捉單元用来對外部硬件信号的
A: 输入响应
B: 時间测量
C: 模数转换
D: PWM控制
對的答案：
(單项选择題) 7: PIE 支持的 個中断
A: 64
B: 96
C: 32
D: 128
對的答案：
(單项选择題) 8: CAN 总线只用了7 层模型中的
A: 物理层、数据链路层
B: 物理层、数据链路层和应用层
C: 网络层、数据链路层
D: 物理层、数据链路层和网络层
對的答案：
(單项选择題) 9: DSP内核它包括处理器内核，指令缓冲器，数据存储器和程序存储器，I/O接口控制器，程序地址总线和程序数据总线，直接讀取的地址总线和数据总线等單元，其中最关键的是（）
A: 处理器内核
B: 指令缓冲器
C: 数据存储器和程序存储器
D: 程序地址总线和程序数据总线
對的答案：
(單项选择題) 10: WDPS是看门狗 控制的
A: 標志位
B: 严禁
C: 校验
D: 预定標
對的答案：
(判断題) 1: 定期器的時钟源可以取自外部输入信号（TCLKIN），QEP單元，内部時钟或者看门狗時钟。
A: 錯误
B: 對的
對的答案：
(判断題) 2: 软件变化系统工作频率時，可以立即生效，無需等待。
A: 錯误
B: 對的
對的答案：
(判断題) 3: 可屏蔽中断的响应過程实质上就是中断的产生、使能到处理的過程。
A: 錯误
B: 對的
對的答案：
(判断題) 4: 模数转换模块ADC排序器由两個独立的8状态排序器 (SEQ1和SEQ2)构成，這两個排序器還可以级联构成壹种16状态的排序器 (SEQ)。
A: 錯误
B: 對的
對的答案：
(判断題) 5: 在許多运動/電机和功率電子应用中，常将功率器件上下臂串联起来控制。上下被控的臂可以短時同步导通。
A: 錯误
B: 對的
對的答案：
(判断題) 6: 在增强的FIFO缓冲模式下，顾客可以建立32级深度的发送和接受缓冲。
A: 錯误
B: 對的
對的答案：
(判断題) 7: SPI 的通信速率和通信数据長度都是可编程的。
A: 錯误
B: 對的
對的答案：
(判断題) 8: 事件管理器的捕捉單元用来對外部硬件信号的時间测量，运用边缘检测單元测量外部信号的時间差，從而可以确定電机转子的转速。
A: 錯误
B: 對的
對的答案：
(判断題) 9: 通用定期器工作在定向递增/递減计数模式時，定期器根据定標後的時钟或计数方向TDIRA引脚的输入進行递增或递減计数。
A: 錯误
B: 對的
對的答案：
(判断題) 10: 工作在主模式下(MASTER/SLAVE = 1)，数据從SPISIMO引脚输出，并锁存SPISOMI引脚上输入的数据。
A: 錯误
B: 對的
對的答案：
(單项选择題) 1: 此C281x CPU除了支持 個CPU级的中断外
A: 64
B: 16
C: 32
D: 8
對的答案：
(單项选择題) 2: 在地址位多处理器协议中(ADDR/IDLE MODE位為1)，最终壹种数据位後有壹种附加位，称之為
A: 標识符
B: 校验位
C: 仲裁位
D: 地址位
對的答案：
(單项选择題) 3: 中断响应過程中CPU 获取中断向量和保留重要的寄存器需要花费 個CPU 時钟周期
A: 9
B: 12
C: 8
D: 4
對的答案：
(單项选择題) 4: TMS320F2812 的ADC模块有 采样和保持(S/H)器
A: 两個
B: 壹种
C: 四個
D: 三個
對的答案：
(單项选择題) 5: SCI采用硬件對通信数据進行 检查
A: 极性和数据格式
B: 通信数据
C: 通信协议
D: 通信速率
對的答案：
(單项选择題) 6: 事件管理器的捕捉單元用来對外部硬件信号的
A: 输入响应
B: 時间测量
C: 模数转换
D: PWM控制
對的答案：
(單项选择題) 7: PIE 支持的 個中断
A: 64
B: 96
C: 32
D: 128
對的答案：
(單项选择題) 8: CAN 总线只用了7 层模型中的
A: 物理层、数据链路层
B: 物理层、数据链路层和应用层
C: 网络层、数据链路层
D: 物理层、数据链路层和网络层
對的答案：
(單项选择題) 9: DSP内核它包括处理器内核，指令缓冲器，数据存储器和程序存储器，I/O接口控制器，程序地址总线和程序数据总线，直接讀取的地址总线和数据总线等單元，其中最关键的是（）
A: 处理器内核
B: 指令缓冲器
C: 数据存储器和程序存储器
D: 程序地址总线和程序数据总线
對的答案：
(單项选择題) 10: WDPS是看门狗 控制的
A: 標志位
B: 严禁
C: 校验
D: 预定標
對的答案：
(判断題) 1: 定期器的時钟源可以取自外部输入信号（TCLKIN），QEP單元，内部時钟或者看门狗時钟。
A: 錯误
B: 對的
對的答案：
(判断題) 2: 软件变化系统工作频率時，可以立即生效，無需等待。
A: 錯误
B: 對的
對的答案：
(判断題) 3: 可屏蔽中断的响应過程实质上就是中断的产生、使能到处理的過程。
A: 錯误
B: 對的
對的答案：
(判断題) 4: 模数转换模块ADC排序器由两個独立的8状态排序器 (SEQ1和SEQ2)构成，這两個排序器還可以级联构成壹种16状态的排序器 (SEQ)。
A: 錯误
B: 對的
對的答案：
(判断題) 5: 在許多运動/電机和功率電子应用中，常将功率器件上下臂串联起来控制。上下被控的臂可以短時同步导通。
A: 錯误
B: 對的
對的答案：
(判断題) 6: 在增强的FIFO缓冲模式下，顾客可以建立32级深度的发送和接受缓冲。
A: 錯误
B: 對的
對的答案：
(判断題) 7: SPI 的通信速率和通信数据長度都是可编程的。
A: 錯误
B: 對的
對的答案：
(判断題) 8: 事件管理器的捕捉單元用来對外部硬件信号的時间测量，运用边缘检测單元测量外部信号的時间差，從而可以确定電机转子的转速。
A: 錯误
B: 對的
對的答案：
(判断題) 9: 通用定期器工作在定向递增/递減计数模式時，定期器根据定標後的時钟或计数方向TDIRA引脚的输入進行递增或递減计数。
A: 錯误
B: 對的
對的答案：
(判断題) 10: 工作在主模式下(MASTER/SLAVE = 1)，数据從SPISIMO引脚输出，并锁存SPISOMI引脚上输入的数据。
A: 錯误
B: 對的
對的答案：