数电模拟试卷.doc

模拟拟题一
一、填空题（每空2分，共30分）
a．8421BCD码10000010 . 0100代表十进制数：　　1　。
b．八进制数17.3用二进制表示为：　　2　；用十进制表示为：　　3　；用十六进制表示为：　　4　。
c．74LS153的名称是　　5　，它有　　6　个地址输入端。
d．74LS138有　　7　个地址输入端和　　8　个使能输入端，在这些使能输入端中有　　9　个是低电平输入有效的。
e．基本逻辑运算有三种，他们是　　10　、　　11　和　　12　。
f．常用的触发器按功能分可分为RS　　13　、　　14　、　　15　和T’触发器五种。
二、选择题（每题2分，共10分）
1．图1输出为高电平的是（1）。

2．设某8进制加法计数器的现态为6，经历30个计数脉冲后的状态为（2）
A、　4　　　　　B、5　　　　　　C、　6　　　　　　D、　7
3．下列器件组中，均属于组合逻辑电路的是（3）组。
A、　计数器和比较器　　　B　、寄存器和比较器
C、　计数器和寄存器　　　D、　比较器和编码器
4．同步时序电路和异步时序电路的区别在于异步时序电路（4）。
A、没有触发器　　　　　B、　没有统一的时钟脉冲
C、　没有稳定状态　　　　D　、输出只与输入有关
5．4个触发器构成的十进制减法计数器，共有（5）个无效状态。
A、　4　　　　　B　、6　　　　　　C　、8　　　　　　D、　10
三、化简题（共15分）
1．用代数法化简（5分）
2．用卡诺图化简：
F1=∑m (2，4，5，6，7，10，12，13，14，15)（5分）
F2=∑m (0，13，14，15)+ ∑d (1，2，3，4，8，9，10，11，12)（5分）
四、波形题（共10分）
如图2各触发器的初态均为0，作出在CP作用下的输出波形。

五、分析题（20分）分析图3电路
1．写出各触发器的时钟方程（3分）、驱动方程（3分）
2．写出各触发器的次态方程（3分）
3．列状态表（6分）
4．作状态图（5分）
图3
六、设计题（共15分）
1．在仅有原变量的条件下，用与非门设计逻辑函数并作出逻辑图。（5分）
2．再用74LS151设计上式，并作图。（10分）

模拟拟题二
一．填空题（共30分）
1．八进制数37.6用二进制数表示为（1）；用十进制数表示为（2），用十六进制数表示为（3）；用8421BCD码表示为（4）。
2．D触发器的状态方程是（5）。
3．四选一数据选择器有2个输入地址，双四选一数据选择器有（6）个输入地址。
4．60进制加法计数器至少需用（7）个触发器构成。
5．连续1000个逻辑1相异或的结果为（8）。
6．当i与j不相等时，同一逻辑函数的两个最小项mi·mj＝（9）。
7．加法器有两种，他们是（10）和（11）。
8．触发器具有（12）个稳定状态。
9．一个逻辑电路，若某一时刻的输出不仅决定于该时刻的输入，而且还与该时刻的前一时刻电路所处的状态有关，则该电路为（13）逻辑电路。
10．用来表示时序电路的状态转移规律及相应的输入、输出关系的图形称为（14）。
11．十六进制减法计数器的初始状态为15，经历10000个 CP脉冲后的状态为（15）。
二．选择题（共10分）
1．6变量逻辑函数有（1）个最小项。
A　6　　　B　16　　　C　36　　　　D　64
2．逻辑函数F=AB+CD的真值表中，F＝1的行有（2）个。
A　2　　　B　4　　　　C　16　　　　D　7
3．使用对偶规则时，不能进行（3）操作。
A　与运算换成或运算，或运算换成与运算
B　0换成1，1换成0
C　原变量换成反变量，反变量换成原变量
D　原式中的运算顺序不变
4．下列触发器中（4）不具备保持功能。
A　基本RS触发器　　B　D触发器　　C　JK触发器　　D　T触发器
5．（5）既可以进行读操作也可以进行写操作。
A　ROM　　　　B　RAM　　　　C　PROM　　　　D　EPROM
三．化简题（共15分）
1．用代数法化简
（5分）
2．用卡诺图化简：
F=∑m (3，4，5，6，7，8，9，10，11，12，13，14，15)（5分）
F＝∑m (0，1，4，6，9，11)+ ∑d (3，5，7，13，15)（5分）
四．判断题（每题2分，共10分）
1．与非运算不属于基本逻辑运算。（1）
2．同一逻辑函数的全部最小项之积恒等于1。（2）
3．若A＋B＝A，则B必为0。（3）
4．异步时序逻辑电路具有统一的时钟。（4）
5．全加器是时序逻辑功能部件之一。（5）
五．波形题。（共4分）
如图1，已知A、B的输入波形，试求Y1＝AB和Y2＝A＋B的波形。

六．分析题（共20分）
1．写出图3中F的逻辑表达式（5分）

2．分析图4电路的逻辑功能（15分）
分别写出时钟方程、驱动方程和次态方程，作状态真值表和状态转换图，并说明功能。

七．设计题（11分）
1．在只有原变量没有其反变量的条件下，用两输入与非门完成F1=；F2=AB；F3=A+B；和 (各1分)
2．试用译码器74LS138与合适的门完成：
F（A，B，C）=∑m（1，3，5）画出逻辑电路图。（6分）
已知74LS151的使能端EN在低电平时使能有效。

模拟拟题三
一．填空题：（20分）
1、二进制数1011011 . 011用八进制表示是　　（1）　，用十六进制表示是　　（2）　，用十进制表示是　　（3）　。
2、八进制数73.6的8421BCD码是　　（4）　。
3、逻辑代数中的三种基本运算是：　　（5）　、　　（6）　和　　（7）　。
4、1000000个逻辑1相异或的结果是：　　（8）　。
5、对于逻辑函数F=A+B+C，以（ABCF）的形式列真值表，表中F=1的个数有　　（9）　个，若以（CBAF）的形式列真值表，表中F=1的个数有　　（10）　个。
6、十六选一数选有　　（11）　个地址输入端，双四选一数选有　　（12）　个地址输入端。
7、共阴极数码管要显示“6”，则其译码驱动电路的输出端ABCDEFG应为　　（13）　。
8、同步四位二进制减法计数器的初态为0101，经过1007个CP脉冲后的状态为　　（14）　。
9、集电极开路门能实现　　（15）　的逻辑关系。
10、触发器异步清零，须使Sd=　　（16）　，Rd=　　（17）　。
11、某电视机水平—垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，
构成此分频器至少需要　　（18）　个触发器。
12、由n个触发器构成的计数器，可能的最大计数长度为　　（19）　。
13、TTL电路输入端悬空相当于：　　（20）　。
二．选择题（10分）
1、下列逻辑功能器件中均属于时序逻辑器件的一组是　　（1）　。
A　全加器和寄存器　　　　　B　译码器和加法计数器
C　移位寄存器和计数器　　　D　数据选择器和译码器
2、在情况　　（2）　下，与非门的输出结果是逻辑0。
A　输入全部为0　　　　　　B　输入至少有一个0
C　输入仅有一个0　　　　　D　输入全部为1
3、下面关于n变量逻辑函数最小项的说法正确的是　　（3）　。
A　它是n个变量的与项，不一定包含全部n个变量。
B　它是n个变量的或项，不一定包含全部n个变量。
C　每个变量均以原变量形式出现，且仅出现一次。
D　所有最小项的逻辑和为1。
4、有S1、S2两个状态，当它们的　　（4）　时可以确定S1和S2不等价。
A　次态相同　　　B　输出相同　　　C　次态不同　　　D　输出不同
5、下列触发器的特征方程中存在约束条件的是　　（5）　。
A　JK触发器　　　B　D触发器　　　　C　T触发器　　　D　RS触发器
三．简答题（25分）
1、用代数法化简逻辑函数
F=A（C+BD）（A+BD）+B（C+DE）+BCB（5分）
2、用卡诺图法化简逻辑函数
F1（A,B,C,D）=∑m（4，5，6，13，14，15）+∑d（8，9，10，12）
F2（A,B,C,D）=∑m（2，3，6，7，8，10，12，14）（各5分）
3、用隐含表法化简状态表（5分）
现态
次态/输出
X=0
X=2
S0
S2/1
S1/0
S1
S2/1
S4/0
S2
S1/1
S4/0
S3
S3/1
S1/1
S4
S3/1
S1/1
4、求的反函数。（5分）
四．作出下列触发器在CP作用下的输出波形，已知各触发器的初态均为1（10分）

五．分析和设计题（35分）
1、已知：

，求（10分）
2、在既有原变量又有反变量的条件下，用或非门设计
F（A，B，C，D）=∑m（0，2，6，7，10，13，14，15）（5分）
3、四选一数选设计F（A，B，C）=∑m（1，2，3，5，7）（10分）
4、试用T触发器设计一个同步6进制减法计数器，其计数规律为：0-5-4-3-2-1-0……（10分）

模拟拟题四
一．填空题：（20分）
1、二进制数10111 . 01101用八进制表示是　　（1）　，用十六进制表示是　　（2）　，用十进制表示是　　（3）　。
2、8421BCD码00101000.0110表示的十进制数是　　（4）　。
3、逻辑函数描述的是　　（5）　运算。
4、两互补的变量相与的结果是：　　（6）　，它们相或的结果是　　（7）　 。
5、七变量逻辑函数的真值表有　　（8）　行。
6、十六选一数选有　　（9）　个地址输入端，双四选一数选有　　（10）　个地址输入端。
7、共阴极数码管要显示“3”，则其译码驱动电路的输出端ABCDEFG应为　　（11）　。
8、异步四位二进制加法计数器的初态为0101，经过1007个CP脉冲后的状态为　　（12）　 。
9、集电极开路门能实现　　（13）　的逻辑关系。
10、触发器的英文单词是　　（14）　。
11、将16位数据全部串行移入移位寄存器需要　　（15）　个CP脉冲，经　　（16）　个CP脉冲，可以将它们全部并行输出。
12、掉电时，信息丢失的存储器属于　　（17）　。
13、标准低电平是　　（18）　V，标准高电平是　　（19）　V。
14、能实现“有1出0，全0为1”规则的运算是　　（20）　。
二．选择题（10分）
1、下列逻辑功能器件中 （1） 是译码器。
A　74LS00　　　B　74LS48　　　C　74LS138　　　D　74LS151
2、两个输入信号在情况 （2） 下，同非门的输出结果是逻辑1。
A　输入至少有一个为0　　　　　B　输入一个为0，另一个为1
C　输入至少有一个为1　　　　　D　输入全部为1
3、逻辑函数的 （3） 不唯一。
A　真值表　　　B　卡诺图　　　C　最小项表达式　　　D　表达式
4、判断时序逻辑电路是同步还是异步，只要观察 （4） 即可。
A　时钟方程　　　B　驱动方程　　　C　输出方程　　　D　次态方程
5、在 （5） 作用下，JK触发器的次态保持。
A　J=K=1　　　　B　J=Q，K=Q　　　C　J=Q，K=Q　　　　D　J=Q，K=0
三．简答题（30分）
1、用代数法证明
（5分）
2、用卡诺图法化简逻辑函数
F1（A,B,C,D）=∑m（0，1，4，6，9，13）+∑d（2，3，5，7，11，15）

F2（A,B,C,D）=∑m（3，4，5，6，9，10，12，13，14，15）（各5分）
3、简述时序逻辑电路的一般分析步骤。（5分）
4、分别作出1）与非门2）或非门3）异或门4）同或门5）与或非门的逻辑符号。（各1分）
5、简述逻辑函数的对偶规则。(5分)
四．作图题
作出下列触发器在CP作用下的输出波形，已知各触发器的初态均为1（10分）

五．分析和设计题（30分）
1、分析下图所示电路的逻辑功能（10分）

2、某雷达站有3部雷达A、B、C,其中A和B功率消耗相等，C的功率是A的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的三倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。（10分）
3、用D触发器设计一个同步6进制减法计数器，其计数规律为：0-5-4-3-2-1-0……（10分）