D触发器工作原理.doc

D触发器工作原理

D触发器工作原理
主从JK触发器是在CP脉冲高电平期间接收信号，如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器产生与逻辑功能表不符合的错误状态。边沿触发器的电路结构可使触发器在CP脉冲有效触发沿到来前一瞬间接收信号，在有效触发沿到来后产生状态转换，这种电路结构的触发器大大提高了抗干扰能力和电路工作的可靠性。下面以维持阻塞D触发器为例介绍边沿触发器的工作原理。
维持阻塞式边沿D触发器的逻辑图和逻辑符号如图9-7所示。该触发器由六个与非门组成，其中G1、G2构成基本RS触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。和分别是直接置0和直接置1端，有效电平为低电平。分析工作原理时，设和均为高电平，不影响电路的工作。电路工作过程如下。

(a) 逻辑图 (b) 逻辑符号
图9-7 维持阻塞型D触发器

① CP=0时，与非门G3和G4封锁，其输出为1，触发器的状态不变。同时，由于至G5和至G6的反馈信号将这两个门G5、G6打开，因此可接收输入信号，使=，==。
② 当CP由0变1时，门G3和G4打开，它们的输出和的状态由G5和G6的输出状态决定。==，==。由基本RS触发器的逻辑功能可知，=。
③ 触发器翻转后，在CP=1时输入信号被封锁。G3和G4打开后，它们的输出和的状态是互补的，即必定有一个是0，若为0，则经G4输出至G6输入的反馈线将G6封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。G3为0时，将G4和G5封锁，D端通往基本RS触发器的路径也被封锁；G3输出端至G5反馈线起到使触发器维持在1状态的作用，称作置1维持线；G3输出端至G4输入的反馈线起到阻止触发器置0的作用，称为置0阻塞线。因此，该触发器称为维持阻塞触发器。
由上述分析可知，维持阻塞D触发器在CP脉冲的上升沿产生状态变化，触发器的次态取决于CP脉冲上升沿前D端的信号，而在上升沿后，输入D端的信号变化对触发器的输出状态没有影响。如在CP脉冲的上升沿到来前=0，则在CP脉冲的上升沿到来后，触发器置0；如在CP脉冲的上升沿到来前=1，则在CP脉冲的上升沿到来后触发器置1。维持阻塞触发器的逻辑功能表如表9-4所示。

表9-4 触发器的逻辑功能表

说 明
0
0
复位
1
1
置位

依据逻辑功能表可得触发器的状态方程为
(9-2)
【例9-4】 已知上升沿触发的D触发器输入和时钟CP的波形如图9-8所示，试画出端波形。设触发器初态为0。

图9-8 维持阻塞触发器的波形图

解：该D触发器是上升沿触发，即在CP的上升沿过后，触发器的状态等于CP脉冲上升沿前D的状态。所以第一个CP过后，=1，第二个CP过后，= 0，…，波形如图9-8所示。
触发器在CP上升沿前接受输入信号，上升沿触发翻转，即触发器的输出状态变化比输入端的状态变化延迟，这就是触发器的由来