多级二维整数小波变换的FPGA实现研究.doc

第7期 多级二维整数小波变换的FPGA实现研究 · 35 ·
更多电子资料请登录赛微电子网
多级二维整数小波变换的FPGA实现研究*
谭会生
(湖南工业大学电气与信息工程学院, 株洲 412008)
摘 要: 为了满足整数小波变换实时应用的需要, 研究了整数小波变换的FPGA实现问题。相对于DSP等传统实现方式, 用FPGA实现整数小波变换具有处理速度快, 可重新配置硬件, 易于修改移植等优点。论文首先描述了二维(5,3)整数小波变换的算法, 接着阐述了一种多级二维(5,3)整数小波变换的FPGA实现结构, 最后给出了硬件资源消耗、最大时钟频率和功能测试结果等FPGA实现结果。为了提高系统的处理速度, 降低系统的资源消耗, 本设计采用了参数可配置、共享一维小波变换单元等方法进行结构优化。实验结果证明了本设计结构的有效性, 逻辑功能的正确性, 修改移植方便, 具有良好的应用价值。
关键词: 图像无损压缩；多级整数小波变换；FPGA实现；共享硬件资源；参数可配置结构
中图分类号: TP391　　　文献标识码: A　　　国家标准学科分类代码: 510.4050
FPGA implementation of multilevel two-dimension integer wavelet transform
Tan Huisheng
(School of Electrical and Information Engineering, Hunan University of Technology, Zhuzhou 412008, China)
Abstract: In order to meet the demand of real-time applications of integer wavelet transform (IWT), a FPGA implementation of IWT is researched. Comparing with classical implementation such as DSP etc, the FPGA implementation of IWT has the advantages such as higher processing speed, reconfigurable hardware, more easy to modify and transplant. First of all, this paper describes a two-dimensional (5,3) IWT algorithm, then proposes a FPGA implementation structure of a multilevel two-dimensional (5,3) IWT, and finally presents its experimental results such as hardware resource consumption, maximum clock frequency and function testing results. In order to improve the processing speed, and reduce the resource consumption, the proposed structure is optimized by using configurable parameter, sharing one-dimensional wavelet transform unit etc. The experimental results show that the structure of this design is available, the logic function is correct, the modification and transplant is more easy, and it is of great value in application.
Keywords: image lossless compression; multilevel integer wavelet transform; FPGA implementation; sharing hardware resources; configurable parameter structure

1 引 言
随着社会的不断发展和进步, 出于资源共享和远程测控的需要, 出现了基于互联网Internet的远程测控系统[1-2]。而远程测控系统一般包括共享设备端、服务器和用户端3个组成部分, 用户端主要是执行现场信息的采集、反馈信息的接受及有关信息的处理等任务, 其测控信息大多是视频信息, 要保证其正常而有效的工作, 必须解决两个关键问题: 1) 高速实时测控; 2) 视频信息的高效压缩处理。传统上的电子系统硬件实现主要有三种途径: 实现图像处理通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)。但是通用处理器数据处理速度慢, 不能满足高速处理的要求。DSP拥有流水线结构和优化的算法, 可以加速图像处理, 但不适合所有运算。ASIC功能专一,造价昂贵, 适应性差。因此传统上的电子系统硬件实现途径已不能满足远程测控系统的要求。随着微电子和计算机技术的快速发展, 出现了现场可编程门阵列FPGA器件, 它具有结构灵活、设计周期短、密度高、体积小、性能好等优点, 因此近年国内外比较流行用在FPGA芯片来实现一些复杂的电子系统[3-5], 也为远程测控系统的应用和发展提供了可行的技术基础。小波变换作为一种全局变换, 在时域和频域都具有良好的局部化性能, 而且在应用中易于考虑人类的视觉特性, 从而成为图像压缩编码的主要技术之一, 并且离散小波变换已经纳入MPEG-4和JPEG2000编码标准。但小波变换需要大量的计算, 因此小波变换的硬件实现成为小波实时应用的一个基础而关键的问题。
JPEG2000中推荐了2种小波滤波器—— 基于整数的(5, 3) 滤波器和基于实数的(9,7)滤波器, 它们分别用于无损和有损压缩。基于提升方法的(5, 3)整数小波变换不仅具有计算更快捷, 能够在当前位置完成小波变换从而节省内存, 能对任意尺寸图像进行小波变换等优点, 而且可从整数变换系数中完全重建图像, 因而可实现图像无损压缩[6]。对于小波变换的VLSI实现, 有关学者进行了大量的研究工作, 提出了资源共享、并行技术、流水线技术、折叠技术等设计优化技术及应用实例[7-12], 但这些研究工作主要集中在一维和二维小波变换的单级实现上, 对于多级小波变换的实现则研究很少, 并且一般采用多个硬件的串级实现。本文就是基于参数可配置、资源共享和二维小波变换的分离技术来探讨基于提升方法的多级二维(5, 3)整数小波正变换的FPGA实现问题, 其重点是FPGA实现结构设计及其VHDL 程序的设计与验证。
2 多级二维整数小波变换算法的描述
根据多级二维金字塔小波分解的一般原理和二维整数提升模式算法的表示方法[6, 8], 可将多级二维(5, 3)整数小波变换算法描述如公式(1)～(6)所示, 式中的l, c, r分别表示各系数所属分解级数, 列索引, 行索引。
行变换:
H: (1)
L: (2)
列变换:
HH: (3)
LH: (4)
HL: (5)
LL: (6)
3 多级二维整数小波变换的结构 设计
3.1 二维整数小波变换的总体结构设计
分析公式(1)～(6)可看出, 二维(5, 3)整数小波变换的各步数据处理, 其数据处理的本质是一样的, 只是在处理过程中所处理的对象不同而已, 行变换是对原始图像数据或上一级变换的低频数据, 而列变换则是针对本级变换得到的高频数据和低频数据。同时, 在小波变换过程中对边界数据需要进行延拓处理, JPEG2000 标准中推荐采用对称的延拓算法。根据基于提升结构小波的运算特点, 本文拟采用嵌入式数据延拓算法, 它通过在起始与结尾端改变小波的计算过程, 将数据的延拓嵌入到数据的计算过程中去, 可避免进行数据延拓所需要的额外的运算和存储单元。因此可将二维(5, 3)小波变换中的数据处理用一个通用的基于镜像对称延拓边界处理的一维变换算法表示公式(7)～(8)所示[6], 式中k为偶数, xi表示输入数据, y2i+1、y2i分别表示变换后的高频成分H和低频成分L。
(7)
(8)
对于多级二维(5, 3)整数小波正变换, 为了减少数据处理的复杂性, 可利用其变换的可分离特性, 将其分开成2个独立的阶段来实现行变换和列变换, 同时为了共享数据处理硬件, 可设计一个行变换和列变换共享的一维(5, 3)整数小波变换核, 并设计一个可控制系统变换级数的参数, 使系统可根据需要进行多级变换。根据以上设计思想, 可得到二维(5, 3)整数小波正变换的总体结构如图1所示。系统的工作原理如下: 用户输入相关的参数到用户设置单元后, 首先水平变换控制单元控制(5, 3)小波正变换核按行完成小波的行变换, 接着启动垂直方向的变换, 垂直变换控制单元控制(5, 3)小波正变换核按列完成小波的所有列变换, 再由变换级数控制单元控制是否进行下一级的变换, 若要进行下一级变换的话, 则重复上述的行变换和列变换。
3.2 变换数据存储器的读写控制
若变换的图像为N×M个像素, 则需要2块能存储N×M个像素的存储器, 其中一块用于存取源图像和结果图像数据, 另一块则用于存取变换的临时数据。图2为小波变换过程中数据存储器的读写示意图。图中的箭头表示数据的读取和存放方向。
3.3 一维整数小波变换模块DWT的设计
3.3.1 一维整数小波变换数据处理分析
根据嵌入式数据延拓(5, 3)整数小波变换算法, 可得到一维(5, 3)小波变换数据处理原理如图3所示。

图1 多级二维正数小波变换的总体结构框图
Fig. 1 Block diagram of multilevel two-dimension integer wavelet transform

图2 多级小波变换数据存储器的读写示意图
Fig. 2 Schematic diagram of data read/written for multilevel integer wavelet transform

图3 一维整数小波变换数据处理原理图
Fig. 3 Block diagram of data processing for one-dimension integer wavelet transform algorithm

3.3.2 一维整数小波变换的控制
根据嵌入式数据延拓(5, 3)整数小波变换算法, 并考虑到基于VHDL进行硬件设计的需要, 可用一个状态机来控制一维(5, 3)小波变换, 如图4所示。该状态机不但控制小波变换的计算, 还控制着变换过程中对存储器的读写操作。其中变换准备状态包括图像源数据首地址、图像数据地址步进、低
频系数存放首地址、高频系数存放首地址、低频系数地址步进、高频系数地址步进和像素数目的 设置。
3.4 系统控制模块DWT2D的设计
系统控制模块DWT2D可通过一个状态机来完成其功能, 该状态机如图5所示。

图4 一维整数小波变换的控制状态机
Fig. 4 Control state plane of one-dimension integer wavelet transform algorithm

图5 多级二维整数小波变换控制状态机
Fig. 5 Control state plane of multilevel two-dimension integer wavelet transform

4 多级二维整数小波变换的实现结果
根据前述的结构设计, 首先进行了各模块的VHDL程序设计和顶层测试文件testdwt2d.vhd的设计, 并采用ModelSim SE 6.0进行仿真。测试数据是一幅64×64的Lena图像, 图像的数据已存在文件testdata.txt上, 在运行仿真程序时testdata被以文件的形式读到RAM中进行变换。在仿真结束后, 小波变换的结果被从RAM中读出来写到文件DWTResult.txt上。使用ModelSim SE 6.0进行仿真的部分波形如图6所示(限于篇幅, 这里只给出了第一级行变换和列变换的仿真结果)。
图6(a)为第一级行变换仿真结果, 其源数据的起始地址: 0; 变换后低频数据的起始地址: 4096; 变换后高频数据的起始地址: 4096+64/2=4128。存放在地址0, 1, 2, 3, 4, 5, 6…中的测试源数据分别为26, 27, 24, 22, 23, 34, 41,…, 经过小波变换的理论计算, 存放在地址4128, 4129, 4130,…中的高频数据应为2, 255/-1, 2,…, 存放在地址4096, 4097, 4098,…中的低频数据应为27, 24, 23,…。图6(a)中的实际仿真结果与理论计算结果完全一致。同理, 经过对图6(b)及其他仿真结果进行分 析, 证明本设计VHDL程序完全正确。
图7是在用ModelSim SE 6.0仿真时对一幅64×64的Lena头像所做的分解实验。首先将Lena原始图像的数据存放在TestData.txt, 在设置好分解的级数后, 运行ModelSim SE 6.0对testDWT2D.vhd进行仿真, 仿真后的结果被存放在DWTResult.txt上, 然后将DWTResult.txt上的数据变成图像可得图7(b)和图7(c)。
选择Altera的EP2C5T144C6芯片并用QUARTUS II 5.1对本设计进行综合, 使用了769个逻辑单元, 353个寄存器, 系统时钟的最大工作频率可达到146.37 MHz。

(a) 第一级行变换仿真结果

(b) 第一级列变换仿真结果

图6 多级二维整数小波变换部分仿真结果
Fig. 6 Simulation result of multilevel two-dimension integer wavelet transform

(a) Lena原始图像 (b)一级小波分解数据图像 (c)两级小波分解数据图像

图7 Lena头像的小波分解数据合成的图像
Fig. 7 Wavelet decomposition data synthesis image of Lena head

5 结 论
本文在分析多级二维(5, 3)整数小波变换各种数据运算本质的基础上, 提出了一种基于参数可配置和共享一维小波变换核的多级二维(5, 3)整数小波变换的FPGA实现结构, 并进行了VHDL的程序设计与验证。实验结果表明本结构可行、有效、正确, 并且易于修改和移植, 具有良好的应用价值。
参考文献:
[1] 唐进, 马树元, 吴平东, 等. 基于Internet的共享测控系统实例[J]. 仪器仪表学报, 2008, 29(6): 1319-1322.
TANG J, MA SH Y, WU P D, et al. Example of internet-based sharing measurement and control system[J]. Chinese Journal of Scientific Instrument, 2008, 29(6): 1319-1322.
[2] 许丽丽. 基于Internet的远程测量系统实现方案研究[J]. 电子测量与仪器学报, 2008, 22(2): 52-55.
XU L L. Research on solution to internet based measurement system[J]. Journal of Electronic Measurement and Instrument, 2008, 22(2): 52-55.
[3] TESSIER R, BURLESON W. Reconfigurable computing for digital signal processing: A survey[J]. Journal of VLSI Signal Processing, 2001, 28: 7-27.
[4] 白瑞林, 江吕锋, 王建. 基于FPGA 的模糊自整定PID控制器的研究[J].仪器仪表学报, 2005, 26(8): 833- 837.
BAI R L, JIANG L F, Wang J. The Study of Fuzzy Self- tuning PID Controller Based on FPGA[J]. Chinese Journal of Scientific Instrument, 2005, 26(8): 833-837.
[5] 谭会生, 张昌凡. EDA技术及应用(第二版)[M]. 西安:西安电子科技大学出版社, 2004.
TAN H SH, ZHANG CH F. EDA Technology and Application (2nd Edition) [M]. XI’AN: Xidian University Press, 2004.
[6] 谭会生. (5,3)整数小波正变换的FPGA实现研究[J]. 微计算机信息(嵌入式与SOC), 2007, 23(20): 176-177, 124.

谭会生
TAN H SH. FPGA Implementation of Integer Wavelet Forward Transform with (5,3) Filters[J]. Microcomputer Information, 2007, 23(20): 176-177,124.
[7] GRANGETTO M, MAGLI E, MATINA M, et al. Optimization and implementation of the integer wavelet transform for image coding[J]．IEEE Trans. on Image Processing, 2002, 11(6): 596-604.
[8] FERRETTI M, RIZZO D. A parallel architecture for the 2-D discrete wavelet transform with integer lifting scheme[J]. Journal of VLSI Signal Processing, 2001, 28: 165-185.
[9] PREMKUMAR A B. An efficient VLSI architecture for the computation of 1-D discrete wavelet transform[J]. Journal of VLSI Signal Processing 2002, 31: 231-241.
[10] TAI P L, LIU C T, WANG J SH. An integrated systolic array design for video compression[J]. Journal of VLSI Signal Processing, 2003, 33: 157-169.
[11] LIMQUECO J C, BAYOUMI M A. A VLSI architecture for separable 2-D discrete wavelet transform[J]. Journal of VLSI Signal Processing, 1998, 18: 125-140.
[12] MARTINA M, MASERA G, PICCININI G, et al. Novel JPEG 2000 compliant DWT and IWT VLSI implementation[J]. Journal of VLSI Signal Processing, 2003, 34: 137-153.
作者简介:
谭会生: 男, 1966出生, 计算机硕士, 湖南工业大学副教授, 主要研究方向为EDA技术、VLSI数字信号和数字图像处理、嵌入式系统。
E-mail: huisheng21nd@
Tan Huisheng: male, born in 1966, MS, associate professor in Hunan University of Technology. His research work is EDA Technology, VLSI Digital Signal & Digital Image Processing, Embedded System.

第3期 汤清虎 等: 非晶态Mn-Ce-O催化芒香醇选择氧化 3