微机原理汇编语言及接口技术答案样本.doc

题1.2 参照p.2和p.5

1.9 参照p.13-14

1.11 （1）174.66 D = 10101110.10101000 B
= 0AE.A8 H （0AE.A9H / 0AE.A8F5C2H）
（2）.01011 B = 8EB.58 H
= 2283.34375 D
（3）F18A6.6 H = 10100110.0110 B
= 989350.375 D

1.12解：八位机器数原码、反码、 补码、 移码
[phone] 00100101 00100101 10100101
25H 25H 25H 0A5H
-37 10100101 11011010 11011011 01011011
0A5H 0DAH 0DBH 5BH

1.13解：补码机器数扩充为16位和32位形式
+37 0025 H 00000025 H
-37 FFDB H FFFFFFDB H

1.14 解：46H作为无符号数 = 70 D
46H作为补码 = +70 D
46H作为BCD码 = 46 D
46H作为ASCII码 = ‘F’

1.19解：英文字母 D和dASCII码为44H和64H；
回车CR为0D H、换行LF为0A H；
数码0、空格SP、空操作NULASCII码分别为30H、20H、00H。
2.5题参照p.32
逻辑地址形式为 段地址：偏移地址
物理地址 = 段地址*16+段内偏移地址
1MB空间最多可以提成64K个逻辑段，由于段地址起始必要是16倍数，220/24=216=64K个。
物理地址为：(1) 0FFFF0H（2）00417H（3）24500H（4）0BC777H

2.8 已知DS=H,BX=0100H,SI=0002H，存储单元[0H]~[3H]依次存储12H、34H、56H、78H，[21200H]~[21203H]依次存储2AH、4CH、B7H、65H，阐明下列指令执行完后AX寄存器内容以及源操作数寻址方式。
（1）mov ax，1200h 答：ax=1200h 及时寻址方式
（2）mov ax，bx 答：ax=0100h 寄存器寻址方式
（3）mov ax，[1200h] 答：ax=[21200h]=4C2AH 直接寻址方式
（4）mov ax，[bx] 答：ax=[0h]=3412H 寄存器间接寻址方式
（5）mov ax，[bx+1100h] 答：ax=[21200h]=4C2AH 相对寻址方式
（6）mov ax，[bx+si] 答：ax=[2h]=7856H 基址变址寻址方式
（7）mov ax，[bx][si+1100h] 答：ax=[21202h]=65B7H
相对基址变址寻址方式

2.9 指出下列指令错误因素：
mov cx，dl ；源操作数长度与目操作数不一致
mov ip，ax ；ip指令指针不能人为变化，由转移指令或子程 序调用来变化
mov es，1234h ；及时数不能直接送段寄存器
mov es，ds ；段寄存器之间不能直接传递
mov al，300 ；源操作数长度超过al寄存器
mov [sp]，ax ；间接寻址可使用bx或bp，堆栈操作应使用专用 指令，
mov ax，bx+di ；源操作数格式错，应当是 [bx+di]
mov 20h，ah ；目操作数不可以是及时数

2.13解：运算公式为 [v-(x*y+z-540)]/x
成果商存储在ax中，余数在dx中。

2.16解：求有效地址
（1）EA = 1256H
（2）EA = 32F7H

2.19解：求首地址为array20个字数组元素之和，成果存储于地址为total字单元中。

---------------------------
题4.1 参见p.14-15
8088具备 20 根地址线。在访问内存时使用地址 A0～A19 ，可直接寻址 1MB 容量内存范畴；在访问外设时使用地址线 A0～A15 ，共能寻址 64K 个输入输出端口。
事实上PC/XT在寻址外设时，只使用地址线A9～A0；若A9＝1，阐明它要寻址IO端口位于IO插卡上。

4.2参见p.106-107
总线操作指是发生在总线上某些特定操作，总线周期指是完毕一次特定总线操作所需时间。对8088而言其典型总线周期由 4个T状态构成。PC/XT所采用时钟频率为4.77MHz，每个T状态持续时间为210ns。如果CLK引脚接5MHz时钟信号，那么每个T状态持续时间为200ns。

4.4解答：
当8088进行读写存储器或I/O接口时，如果存储器或I/O接口无法满足CPU读写时序（来不及提供或读取数据时），需要CPU插入等待状态TW。（在T3前沿检测Ready信号，若无效则插入TW 。）
详细在读写总线周期T3和T4之间插入TW。

4.6参见p.99，p.110
8088某些输出线有三种状态：高电平、低电平、悬空(高阻态)，称为三态能力。在高阻状态，CPU放弃其了对该引脚控制权，由连接它设备接管。
具备三态能力引脚有：AD7~AD0，A15~A8，A19/S6~A16/S3，ALE，IO/M*，WR*，RD*，DEN*，DT/R*。

4.11
总线周期
IO/M*
WR*
RD*
存储器读
低
高
低
存储器写
低
低
高
I/O读(输入操作)
高
高
低
I/O写(输出操作)
高
低
高
IO/M* 0
WR* 0
RD* 1
WR* 1
RD* 0
MEMR*
IOW*
1

4.12 答：
取该指令时引起存储器读总线操作。执行该指令时引起I/O读总线操作。（时序图略）

4.13 8088系统最小组态下，对指令ADD [H]，AX （长度3B）。
答：取该指令时需要3个总线周期，均为存储器读周期。
执行该指令时需要4个总线周期，2个为存储器读总线周期（读出字操作数参加运算），2个为存储器写总线周期（保存16位运算成果）。

4.15 参见p.106图
74LS373 G为电平锁存引脚，控制选通且转为无效时锁存数据。
OE* 输出容许引脚，信号来自ALE。

4.16 参见p.106图
数据收发器74LS245 是8位双向缓冲器，G*控制端为低电平有效，可传播数据；DIR控制导通方向：DIR＝1，A→B；DIR＝0，A←B。

4.17 参见p.111-112
归纳为：1、8086数据总线变为16位，数据地址线复用为AD15~AD0。
2、8086指令队列限度变为6字节长，当有2个字节空才取下一指令。
3、8088引脚IO/M* ，8086变为M/IO*；
4、引脚SS0* 变为BHE*/S7，BHE* 作用是使D15~D8有效。
5、8086存储器组织为奇偶分块，偶地址取字只要读1次，奇地址取字需要读两次。
6、I/O端口大都采用偶地址，目是引导8位数据到低8位总线AD7~AD0上，以提高效率。

=========================
5.1
Cache、主存和辅存作用——参见 p.120～121
虚拟存储器——参见p.121
在CPU看来，访问主存和访问辅存有什么不同？
访问主存：通过存储器访问机器指令，按字随机访问。
访问辅存：通过操作系统，按块顺序访问。

5.2 在半导体存储器中，RAM指是 随机存取存储器 ，它可读可写，但断电后信息普通会 丢失 ；而ROM指是 只读存储器 ，正常工作时只能从中 读取 信息，但断电后信息 不会丢失 。以EPROM芯片2764为例，其存储容量为8K×8位，共有 8 条数据线和 13 条地址线。用它构成64KBROM存储区共需 8 片2764芯片。

5.4 一种容量为4K×4位假想RAM存储芯片，她应当有多少根地址线引脚和多少根数据线引脚？如果让你来进行设计，那么它还需要哪些控制引脚？这些引脚分别起什么样控制作用？
解答：
4K×4芯片应当有12根地址线引脚和4根数据线引脚。
控制引脚应当有：
读取信号OE*：有效时，表达读取存储单元数据
写入信号WE*：有效时，表达将数据写入存储单元
片选信号CS*：有效时，表达选中该芯片，可以进行读写操作。

5.7 什么是存储芯片位扩充和地址扩充?采用静态RAM芯片2114（1K*4位）或动态RAM芯片4116（16K*1位）来构成32KBRAM存储区，请问各需要多少芯片？在位方向和地址方向各需要进行什么样扩充？
解答：（参见p.140） 使用各种芯片来扩充存储数据位宽度，称为位扩充。
采用各种芯片在地址方向上进行扩充，称为地址扩充或字扩充。
用SRAM 2114构成32KBRAM存储区：2片为一组，得1KB，因此构成32KB就要32组，共需要64片SRAM 2114。
用DRAM 4116构成32KBRAM存储区：8片为一组，得16KB，因此构成32KB只要2组，共需要16片DRAM 4116。
2114
（1）
A9～A0
I/O4～I/O1
片选1
D3～D0
D7～D4
A9～A0
2114
（2）
A9～A0
I/O4～I/O1
CE
CE
2114
（1）
A9～A0
I/O4～I/O1
片选32
D3～D0
D7～D4
A9～A0
2114
（2）
A9～A0
I/O4～I/O1
CE
CE

5.8 存储芯片为什么要设立片选信号？它与系统地址总线有哪些连接方式？采用何种连接方式可避免地址重复？采用哪些连接方式可节约用于译码硬件？
解答：
片选信号阐明该存储器芯片与否被选中正常工作，设立它可以比较以便地实现各种存储器芯片构成大容量存储空间。
存储器片选信号普通与CPU地址总线高位地址线有关联，可以采用“全译码”、“某些译码”、“线选译码”方式。
采用全译码方式可以避免地址重复。
采用某些或线选译码可以节约译码硬件。

5.9 在一种针对存储器译码系统中，如果有4个地址线未参加译码，那么每个存储单元会同步拥有几种地址？
解答： 理论上每个存储单元会同步拥有16个地址。

5.10 解答：p.144图5.33中4个存储芯片可用地址范畴：
6264(1)
6264(2)
2732(1)
2732(2)
00000 ~ 01FFFH
0 ~ 03FFFH
04000 ~ 04FFFH
05000 ~ 05FFFH
40000 ~ 41FFFH
4 ~ 43FFFH
44000 ~ 44FFFH
45000 ~ 45FFFH
80000 ~ 81FFFH
8 ~ 83FFFH
84000 ~ 84FFFH
85000 ~ 85FFFH
C0000~C1FFFH
C~C3FFFH
C4000 ~C4FFFH
C5000 ~C5FFFH
重复地址由于A19A18不定性，每片各有4段范畴。

5.11采用全译码方式和6264芯片（ SRAM，容量8K×8位），在内存40000H～43FFFH区段扩充RAM，请画出这些芯片与最大组态系统总线连接示意图。
解：
办法为：容量=末地址－首地址+1=214=16KB，因此要2片6264芯片。
A12～A0为片内地址，A15～A13作片选译码输入CBA，

A19～ A16
A15～ A13
A12～A0
地址范畴
1
2
0100
0100
000
001
全0～全1
全0～全1
40000H～41FFFH
4H～43FFFH
A12～A0
138
A18
A15
A14
A13

C
B
A
E3

E2
E1
Y0
A19
A17
A16
D7～D0
(1)
6264
CS1
WE
OE
MEMW
MEMR
(2)
6264
CS1
WE
OE
Y3
Y2
Y1
＋5V
CS2
CS2

5.13 采用3:8译码器74LS138和2764芯片（EPROM，8K×8位），通过全译码方式在8088系统地址最高品位构成32KBROM区，请画出各2764芯片与8088最大组态下形成线条总线连接示意图。
解答：
注意地址最高品位构成32KBROM区，意味着地址范畴是 F8000H~FFFFFH，这样最高五根地址线A19~A15上要全为1。2764芯片片内地址是13根即A12~A0，它们是全0到全1变化；当前需要4片来构成32KB存储区，采用3:8译码器话，A15~A13应当取后4种状况，即取100~111分别产生Y4~Y7。别的地址线可以以各种方式组合产生控制信号。

A19～ A16
A15～ A13
A12～A0
地址范畴
1
2
3
4
1111
1111
1111
1111
100
101
110
111
全0～全1
全0～全1
全0～全1
全0～全1
F8000H～F9FFFH
FA000H～FBFFFH
FC000H～FDFFFH
FE000H～FFFFFH

A12～A0
(1)
2764
(2)
2764
CE*
A15
A14
A13
A16
C
B
A
E3
138

A17
Y7
E2
E1
MEMR*
(3)
2764
(4)
2764

Y6
Y5
Y4
A19
A18

D7～D0
CE*
CE*
CE*
OE*
OE*
OE*
OE*

考虑：如果规定地址从低端开始话，高5位全0，即00000H~07FFFH，如何连接？

5.16
访问局部性原则
——P122 第1行。

高速缓存和虚拟存储目
——p121下部。

=======================
6.1 在80x86系统中，I/O端口地址采用 独立 编码方式，访问端口时要使用专门 I/O 指令，有 2 种寻址方式，其详细形式是： 直接寻址和DX间接寻址 。

6.2 普通I/O接口电路安排有哪三类寄存器？她们各自作用是什么？
解答： （参见p.154）
⑴ 数据寄存器
保存外设给CPU和CPU发往外设数据。
⑵ 状态寄存器
保存外设或接口电路状态。
⑶ 控制寄存器
保存CPU给外设或接口电路命令。

K7
K1
K0
+5V

D0～D7
A0～A15

CLK
LS06
反相
驱动器
LS273
8D
锁存器
LS244
三态
缓冲器
8000H
译码
+5V
LED0
LED7
…
…
G
IOW
IOR
6.4
解：
K0单独按下：输入0FEH，控制L0 —〉L7 依次循环亮灯，
K1单独按下：输入0FDH，控制L7 —〉L0 反向依次循环亮灯，
程序流程略。
BEG： MOV DX，8000H
LOP0： IN AL，DX
MOV BL，AL
MOV CX，8 ；循环次数
CMP AL，0FEH ；测试与否K0单独按下
JZ LOP1
CMP AL，0FDH ；测试与否K1单独按下
JZ LOP2
MOV AL，0
OUT DX，AL
JMP LOP0
；
；运用状态值0FEH作为开始位置，指向L0
LOP1： MOV AL，BL
NOT AL ；由于有反相器LS06
OUT DX，AL
CALL DELAY
ROL BL，1 ；准备下个灯亮位置
LOOP LOP1
JMP LOP0
；
LOP2： MOV BL，80H ；初次亮L7，
LPO3：MOV AL，BL ；为1灯亮，由于有反相器LS06
OUT DX，AL
CALL DELAY
ROR BL，1 ；准备下个灯亮位置
LOOP LOP3
JMP LOP0

6.5 数据口地址为FFE0H，状态口地址为FFE2H，当状态标志D0=1时输入数据就绪，编写查询方式进行数据传送程序，读入100个字节，写到H：H开始内存中。
解： （程序格式参见p.63~64 ）
.CODE
MOV AX，H
MOV DS，AX ；段地址
MOV BX，AX ；偏移地址
MOV CX，100
NEXT：MOV DX，0FFE2H
STATUS：IN AL，DX ；读入状态
TEST AL，01H
JZ STATUS
DEC DX
DEC DX ；数据口地址
IN AL，DX
MOV [BX]，AL
INC BX
LOOP NEXT
MOV AX，4C00H ；结束
INT 21H

6.6 某字符输出设备，其数据端口和状态端口地址均为80H。在读取状态时，当标志位D7为0时表白该设备闲，可以接受一种字符。请编写采用查询方式进行数据传送程序段，规定将存储于符号地址ADDR处一串字符（以$为结束标志）输出给该设备，注旨在程序中加上注释。
解：参照答案一：
mov bx，offset addr
again: mov ah，[bx] ；取一种字节字符码
cmp ah，’$’
jz done
status：in al，80h ；查询一次
test al，80h
jnz status
mov al，ah
out 80h，al ；输出一种字节
inc bx
jmp again ；循环
done: ……
参照答案二：
.DATA
addr DB ‘xx……xx$’
.CODE
MOV AX，@DATA
MOV DS，AX
LEA BX，addr
Status: IN AL，80H ；读入状态，if D7=1，为负数
CMP AL，0 ；或 ROL AL，1
JS Status ； JC STATUS
MOV AL，[BX]
CMP AL，‘$’
JZ endof
OUT 80H，AL
INC BX
JMP Status
Endof: MOV AX，4C00H
INT 21H

6.7 以可屏蔽中断为例，阐明一次完整中断过程重要涉及那些环节？
8088响应可屏蔽中断祈求时需要先满足那些前提条件？
答： 中断过程重要环节：( 参见p.165 )
中断祈求、中断响应、关中断、断点保护、中断源辨认、现场保护、中断服务、恢复现场、开中断、中断返回。
8088响应可屏蔽中断祈求时需要先满足：
中断容许——IF＝1。
当前指令执行完毕。

6.8什么是中断源？为什么要设立中断优先权？什么是中断嵌套？何种状况下程序也许发生中断嵌套？
答：
中断源：计算机系统中引起中断事件或因素。
当各种中断源同步祈求时，CPU需要运用中断优先权决定一方面响应哪一种；当一种中断正在服务时，又发生了新中断祈求，CPU需要运用中断优先权拟定后者与否优先权更高，以便实现中断嵌套。
中断嵌套：当一种中断服务时CPU又响应新中断祈求就形成中断嵌套。
CPU容许中断（开中断）、新中断祈求比正在服务中断优先权更高，普通发生中断嵌套。
A0～A15
锁
存
器
INTR
三态
缓冲器
译码

8001H
D0～D7
中断0
中断1
中断2
…
…
IOR

6.9参见P.171

中断返回
读入中断状态
调用PROC0
设备1中断？
N
设备0中断？
设备2中断？
设备3中断？
N
N
N
Y
Y
Y
Y
…
调用PROC1
调用PROC2
调用PROC3

STI
PUSH DX
PUSH AX
MOV DX，8001H
STATUS：IN AL，DX
TEST AL，01H
JZ NEXT1 CALL PROC0
JMP DONES
NEXT1： TEST AL，02H
JZ NEXT2
CALL PROC1
JMP DONES
NEXT2： TEST AL，04H
JZ NEXT3
CALL PROC2
JMP DONES
NEXT3： TEST AL，08H
JZ DONES
CALL PROC3
DONES： POP AX
POP DX
IRET

6.10 DMA意思是 直接存储器存取 ，重要用于高速外设和内存间数据传送。进行DMA传送普通过程是：外设先向DMA控制器提出 DMA传送祈求 ，DMA控制器通过 HOLD 信号有效向CPU提出总线祈求，CPU回以 HLDA 信号有效表达响应。此时CPU三态信号线将输出 高阻 状态，即将它们交由 DMAC（DMA控制器） 进行控制，完毕外设和内存间直接数据传送。

7.7 如果某并行总线数据宽度为32位，工作频率为100MHz，若2个时钟周期传送一次数据，其传播速率是多少？如果在时钟先后沿各传送一次数据，其传播速率是多少？如果采用2-1-1-1突发传送模式，其平均传播速率是多少？
解答：
f =100MHz ，则时钟周期T=1/f =10 ns
1) 2T一次传播速率，即频率减半：fd = (32/8) * 100/2 M = 200 MB/s
或 fd = (32/8) / (2*10 ns) = 200 MB/s
2) 先后沿各传送一次，即频率加倍：fd = (32/8) * 100*2 M = 800 MB/s
或即1T2次：fd = (32/8) / (10/2 ns) = 800 MB/s
3) 采用2-1-1-1突发传送模式，平均为5T4次：
fd = (32/8) * 100*4/5 M = 320 MB/s
或 fd = (32/8) /(5*10 ns /4) = 320 MB/s

======================
8.1 8088CPU具备哪些中断类型？各种中断如何产生，如何得到中断向量号？ 参见p.191、p.192~193

8.2 8088中断向量表作用是什么？（参见p.194）
答： 它是中断向量号到相应中断服务程序入口地址链接表。
通过中断向量号n，可以读取中断向量表物理地址为 n*4 开始单元，获取中断服务程序入口地址（即中断向量），长度4个字节。

8.3 阐明程序段功能： (程序略，见p.212 上)
答： 此段程序将中断服务程序intproc入口地址写入中断向量表80h*4开始单元中。
（stows 是数据串传送指令，参见p.78。）
（事实上可以使用指令序列：
mov ax，seg intproc
mov ds，ax
mov dx，offset intproc
mov ax，2580h
int 21h 来完毕相似功能）

8.4 8259A中IRR、IMR和ISR三个寄存器作用是什么？
答： ( 参见p.196~197 )
• 中断祈求寄存器IRR
– 保存8条外界中断祈求信号IR0～IR7祈求状态
– Di位为1表达IRi引脚有中断祈求；为0表达无祈求
• 中断服务寄存器ISR
– 保存正在被8259A服务着中断状态
– Di位为1表达IRi中断正在服务中；为0表达没有被服务
• 中断屏蔽寄存器IMR
– 保存对中断祈求信号IR屏蔽状态
– Di位为1表达IRi中断被屏蔽（禁止）；为0表达容许

8.5 PC/XT对8259A初始化程序如下：
mov al,13h ；0001 0011
out 20h,al ；ICW1
mov al,08h ；00001000
out 21h,al ；ICW2
mov al,09h ；00001001
out 21h,al ；ICW4
请阐明其设定工作方式？
解答：
从第一种写指令ICW1，看出是边沿触发、单片方式，有ICW4；第二个写指令ICW2为中断向量08h；第三个写指令ICW4中断方式字，表达普通全嵌套、数据线缓冲方式，从片、非自动中断结束、16位微解决器。

8.6 某时刻8259AIRR内容是08h，阐明只有引脚IR3上有中断祈求。 某时刻8259AISR内容为08h，阐明只有IR3上祈求正在被CPU服务。 在两片8259A级联中断电路中，主片第5级IR5接从片中断祈求输入，则初始化主、从片时ICW3控制字分别是20H和05H。
（分别是0010 0000 和0000 0101 ）

8.7 解：
初始化时写是ICW命令，A0=0为ICW1，A0=1时按照顺序决定是写哪个初始化命令字。
当8259处在工作状态时，写是OCW，由地址A0和D4D3特性位共同决定是写哪个操作命令字（A0＝1时，写OCW1；A0＝0且D4D3=00时，写OCW2，D4D3=01，写OCW3）。
在A0＝1时读出是IMR寄存器内容。

8.8 题略p.212。
解：依照题意：SFNM=0，AEOI=0，LTIM=0，ICW1=00010011，ICW2=90H，ICW4=0000x101，初始化8086 所接8259A中断控制器：
MOV DX，0FFDCH ；相应20H端口
MOV AL，13H
OUT DX，AL
MOV DX，0FFDEH ；相应21H端口
MOV AL，90H
OUT DX，AL
MOV AL，05H
OUT DX，AL

8.10 8259A中断祈求有哪两种触发方式，它们分别对祈求信号有什么规定？PC系列机中采用哪种方式？
答： 上跳沿触发，规定克服噪音尖峰。
高电平触发，祈求及时撤销祈求信号。
PC系列机采用上升沿方式。

8.11 解答：
0bh = 00001011 b，写OCW3，接下来要读是ISR，中断服务寄存器。

8.12解答：
0bch = 10111100 b，21H写OCW1即IMR，成果是只容许IR0、IR1、IR6中断，其她中断被屏蔽。

8.14 中断服务程序人口处为什么普通要使用开中断指令？
答：
由于8088在进入中断服务程序前中断响应期内会自动关中断（令IF＝0），因此对于不十分重要中断源，其中断服务程序人口处要开中断，以便可以实现中断嵌套。

--------------------------
题9.3 8253每个通道有 6 种工作方式可供选取。若设定某通道为方式0后，其输出引脚为 低 电平；当 写入计数初值（并进入减1计数器） 后通道开始计数， CLK 信号端每来一种脉冲 减1计数器 就减1；当 计数器减为0 ，则输出引脚输出 高 电平，表达计数结束。8253CLK0接1.5MHz时钟，欲使OUT0产生频率为300KHz方波信号，则8253计数值应为 5（＝1.5MHz÷300KHz） ，应选用工作方式是 3 。

9.4 按规定编写8253初始化程序，相应计数器0~2和控制字I/O端口地址为204H~207H。
（1）使计数器1工作在方式0，仅用8位二进制计数，初值为128。
（2）使计数器0工作在方式1，按BCD码计数，计数值为3000。
（3）使计数器2工作在方式2，计数值为02F0H。
解：
（1） MOV AL，01010000B ；即50H
MOV DX，207H
OUT DX，AL
MOV AL，128 ；或80H
MOV DX，205H
OUT DX，AL
（2）
MOV AL，00100011B ；即23H，或用33H初值3000H
MOV DX，207H
OUT DX，AL
MOV AL，30H ；仅送高8位
MOV DX，204H
OUT DX，AL
（3）
MOV AL，10110100B ；即0B4H
MOV DX，207H
OUT DX，AL
MOV DX，206H
MOV AX，02F0H
OUT DX，AL
MOV AL，AH
OUT DX，AL

9.5 设8255计数器0～2和控制字I/O地址依次为F8H～FBH，阐明如下程序作用。
mov al， 33h ；0011 0011
out 0fbh， al
mov al， 80h
out 0f8h， al
mov al， 50h
out 0f8h， al
解：计数器0工作在方式1，BCD码计数，计数值5080D。

9.7 解：
例题9.2中CLK0实际输入101个下降沿后产生中断，还能用工作方式1、4、5。如果运用外部信号启动计数，则GATE0应从 +5v → 0v → +5v。
若采用计数器0方式1控制字为：00 01 001 0 B= 12H 。
（初始化程序类似p.226 例9.2。）
MOV AL，12H ；计数器0方式1
MOV DX，203H
OUT DX，AL
MOV DX，200H
MOV AL，100
OUT DX，AL

题9.8解：先计算计数器0初值，N=输入f /输出f’ =5MHz /1KHz=5000
计数器0方式控制字：00 10 010 1 N= 5000 用BCD计数
计数器1方式控制字：01 11 100 0 N=1000=3E8H
计数器0初始化程序：
OUT1
OUT0
CLK0
CLK1
8253
5MHz
IRQ4
MOV DX，0FFF3H
MOV AL，25H；
OUT DX，AL
1KHz

MOV AL，50H
MOV DX，0FFF0H
OUT DX，AL
（或方式控制字0011 0100，初值5000）
mov dx，0fff3h
mov al，34h
out dx，al
mov dx，0fff0h
mov ax，5000
out dx，al
mov al，ah ；先低后高
out dx，al
计数器1初始化程序：
MOV DX，0FFF3H
MOV AL，78H ；01 11 100 0
OUT DX，AL
MOV AX，3E8H
MOV DX，0FFF1H
OUT DX，AL
MOV AL，AH ；先低后高
OUT DX，AL
（或方式控制字01 10 100 1，初值1000D，用BCD计算只送高字节）
mov al， 69h
mov dx， 0fff3h
out dx， al
mov dx， 0fff1h
mov al， 10h
out dx， al

补充： （此处题目不需要进行8259A初始化）
IRQ4中断向量为0CH，若需要设立8259A初始化如下：
MOV AL，13H ；ICW1
OUT 20H，AL
MOV AL，08H ；ICW2
OUT 21H，AL
MOV AL，07H ；ICW4
OUT 21H，AL

相应中断屏蔽字为11101111，中断屏蔽位设立程序：
IN AL，21H ；读出IMR
AND AL，0EFH ；设立容许IRQ4 ，其他位不影响
OUT 21H，AL ；再写入IMR 即OCW1
#

9.9 扬声器控制发音程序：子程序speaker、speakon、speakoff参见p.223
解：
.DATA
addr DW 2277，2029，1808，1709
DW 1522，1356，1196，1139
.CODE
MOV AX，@DATA
MOV DS，AX
keyin: MOV AH，1
INT 21H ；等待按键
CMP AL，1BH ；与否ESC
JZ exit
CMP AL，31H
JL stop ；< ’1’
CMP AL，38H
JG stop ；> ’8’
AND AL，0FH ；截取数1~8
DEC AL ；成为0~7
SHL AL ；由于DW，*2
LEA BX，addr ；数据表起始地址
MOV AH，0
ADD BX，AX
MOV AX，[BX]
CALL speaker
CALL speakon
JMP keyin
stop： CALL speakoff
JMP keyin
exit： MOV AX，4C00H
INT 21H

9.10计数器定期长度和精度受脉冲输入信号频率和计数值影响。对于频率为f脉冲输入，计数器输出最小定期时间为 2/f ；此时计数初值应为 1 。16位计数器输出最大定期时间是 65537/f ；当需要加大定期时间时，或者运用硬件办法进行各种计数器级联；或者用软件辅助办法，使计数单元扩大计数值。

====================

10.2 什么是8237单字节传送方式和数据块传送方式，两者主线区别是什么？数据块传送方式和祈求传送方式对DREQ信号有效有什么规定？
答：单字节传送方式：以DMA方式每传送完一种字节，8237使HRQ（总线祈求）信号无效，将系统总线交还CPU，若所有数据未传完，则DREQ（外设