集成电路工艺习题解答.doc

热扩散1
1. 在950oC温度下，进行30分钟的硼预淀积，试计算结深和掺入杂质总量。假设衬底为ND＝1.8´1016 cm-3 n型掺杂硅，且硼的表面浓度为Cs＝1.8´1020 cm-`3.

2. 如果将问题（1）中的样品在中性气氛下再进行60分钟，1050oC的退火，试计算扩散分布和结深。

3. 假设测得的磷分布可以用高斯函数表示，其扩散系数D＝2.3´10-13 cm2/s，测得的表面浓度为1.0´1018 原子/cm3，结深为1mm （衬底浓度为1.0´1015 cm-3），试计算扩散时间和扩散层中杂质总量。

热扩散2

1. 对于硅中的低浓度磷再分布扩散（扩散温度为1000oC），当温度与时间分别发生1％的变化时，所对应的表面浓度变化的百分比？

2. 对掺有1015cm-3的硼杂质的硅片进行砷扩散，扩散温度为1100oC，时间为3小时，如果表面浓度保持在4´1018cm-3，试计算砷的最终扩散分布、扩散长度和结深。

3. 如果将问题（2）中的砷扩散温度改为900oC，时间仍为3小时，同样的表面浓度，试计算砷的最终扩散分布和结深。（提示：900oC 下硅的本征载流子浓度为2´1018cm-3，所以扩散方式为非本征扩散，扩散系数近似认为D＝Di´n/ni）

离子注入1

1. 通过氧化层上所开的窗口注入80KeV的硼到硅中形成p-n结。如果硼的剂量是2´1015 cm-2，而n型衬底的浓度是1015 cm-3，试问结深位置。（忽略热扩散效应）

Fig17在458页 如下

2. 通过厚度为25nm的栅极氧化层进行阈值电压调整注入。p型硅衬底晶向为<100>，电阻率为10W·cm。如果在40KeV硼注入增加的阈值电压为1V，计算a）硼浓度的峰值所在位置?
b) 单位面积总注入剂量为多少？
C）注入到硅中剂量为多少？
（提示: 80keV 硼离子在硅中的Rp=230nm,  sp=62nm，射程和标准偏差与注入能量假设成线性关系SiO2的阻止本领与Si相同）

例三在458页

离子注入2

1. 如果50KeV的硼注入到硅衬底，试计算损伤密度，如果要使晶格损伤达到非晶阈值（10%硅原子密度）, 那么注入离子所需剂量是多少? 假设硅原子密度为5.02´1022 cm－3，硅的移位能量为15eV，范围是2.5nm，硅晶面间距是0.25nm。

Fig16在457页，如下：

2. 如果栅极氧化层厚度为4nm，试计算将p沟道阈值电压降低1V所需要的注入剂量。假设注入电压被调整到可使分布的峰值发生在氧化硅与硅的界面上，因此只有一半的注入离子进入硅中，进而假设硅中90％的注入离子由退火而激活电学特性，这些假设使45％的被注入的离子可用于阈值电压的调整，同时也假设所有在硅中的电荷都位于硅/二氧化硅界面。

3. 当砷以100KeV注入而抗蚀剂的厚度为400nm时，试推算此抗蚀剂掩蔽层防止离子穿透的阻挡率（已知抗蚀剂的Rp*＝0.6mm，DRp*＝0.2mm）。如果抗蚀剂厚度改为1mm，试计算掩蔽层的阻挡率。

公式在466页如下：

薄膜淀积1

1. 计算下列CVD系统的薄膜淀积速率：
hG = 1.0 cm sec-1，kS = 10 cm sec-1，反应剂分压PG =1 torr，总气压PT = 1atm =760 torr，气相的总浓度CT = 1´1019cm-3，淀积薄膜的密度为N = 5´1022cm-3。
留作习题

2. 多晶硅薄膜采用1270°C下CVD制作。气流中硅原子的浓度为4×1016/cm3，薄膜生长速率和气流流速的平方根的关系曲线如下图。

1） 简单解释在低气流流速时，淀积速率与气流流速的平方根成线形关系的原因。
2） 简单解释为什么在高气流流速时，淀积速率与气流流速无关。
3） 用动力学模型估算淀积速率为0.1mm/min时的质量输运系数hG（多晶硅的原子密度为5×1022/cm3）.
4） 下图示意的是CVD中的质量耗尽问题可以利用提高气流流速的方法解决（保持气流分压不变）。试解释其原理。

薄膜淀积2

1. 蒸发率可以表达为，其中，Pe为源的蒸汽压，可以表达为，DH为蒸发热，R0为阿夫加德罗常数（）。对于铝，DH＝64000cal/mol。计算T＝1350°K时，铝蒸发率对于温度的灵敏度S，即。
简单求导，留作习题。

2. （选做）硅片直径为D，放置在高于小平面蒸发源H的位置，假定蒸发流F与cosq成正比，q为束流与平面源法线方向的夹角（如图）。推导公式，用D和H来表达硅片中心的淀积薄膜厚度与硅片边缘的膜厚之比。

这是点蒸发源的

刻蚀原理2

1 氟原子（F）刻蚀硅速率为： (nm/min)，其中是氟原子浓度(cm－3)，是绝对温度(K)，是激活能(2.84kcal/mol)，是气体常数(1.987cal·K)。如果是，试计算室温下硅的刻蚀速率。

2 SiO2被氟原子刻蚀的速率如下： (nm/min)，这里＝，＝3.76kcal/mol。试计算室温下SiO2的刻蚀速率和SiO2对Si的刻蚀选择比。

3 刻蚀400nm的多晶硅层而不会去除超过1nm厚的底部栅氧化层，试找出所需的刻蚀选择比。假设多晶硅刻蚀工艺具有10％的刻蚀速率均匀度。

互连

1 求2.5´2.5mm2的芯片上能制造的电阻最大值是多少？设薄层电阻为1KW/，电阻条线宽为2mm，电阻条与电阻条的中心间距为4mm.
、

2 某0.5mm数字CMOS技术有5mm宽的晶体管。铝的最小线宽为1mm，厚度为1mm。假设mn＝400cm2/Vs, 氧化层厚度t=10nm，VDD＝3.3V，阈值电压为0.6V。最后假设当截面面积为1mm2的铝线传送有NMOS晶体管所能提供的最大电流时，阈值电压可被容忍的最大压降为0.1V。试问可允许的导线长度是多少？（铝的电阻率为2.7´10-8W·cm）

工艺集成
假定衬底掺杂浓度为1015cm-3，源漏的掺杂浓度为1020cm-3，结深为0.5mm，阈值电压调节注入时要求表面掺杂浓度为1017cm-3，而且在距表面0.5mm处降至与衬底浓度相同。根据你设计的工艺步骤，i)设计LOCOS和栅氧化所需的气氛，计算LOCOS所需的氧化时间和温度。ii)计算形成源漏和两个阈值电压调节所需的离子注入剂量。iii)计算上述三个离子注入区域的“驱入退火”所需的时间和温度。iv)根据以上的计算结果决定是否需要对问题1）中的所有退火步骤进行修正（包括顺序）。

注：其实原图表示的是某个剖面的实际情况，并非Al与N＋之间有氧化层存在，只是该剖面正好不是接触孔所在截面位置而已。但是，为了大家方便理解，我把原图改为现在的样子，即把接触孔位置挪到同一个横截面内，大家按这张图做习题好了。