微型计算机及接口技术1～2章讲义教案.docx

第一章微型计算机系统概述第一节微型计算机系统的组成
运算器
控制器
一、微型计算机系统的组成CPU -
硬件系统
.存储器
输入设备
〔输出设备
微机系统
_「支撑软件
系统软件-Bios与操作系统
I应用软件
二、微型计算机系统主要性能指标1、字长
字长是微型计算机系统CPU 一次能处理的二进制位数。
字长、CPU助理的数据精度、处理速度间的关系。
8086:16Intel i5\i7:64
2、主频CPUI作时，其节拍由计算机的主时钟控制。主频即主时钟的频率。 主频的高低决定了 CPU的工作速度。
Pentium : 66 ~ 750MHzIntel i5\i7 3.2GHz
变址寻址方式中存放变址地址。
5、段寄存 CS、SS、DS、ES段：不同信息存放在称为“段"的不同的内存区域。
1) 常见逻辑段：代码段、数据段、堆栈段3)
CS：代码段寄存器。存放当前代码段的基址，BIU指令从当前代码段获取。
SS :堆栈寄存器，对堆栈的操作均是指当前堆栈段。
DS :数据段寄存器，程序执行时访问当前数据段内容。
ES :附加段寄存器，用于串操作。
6、指令指针寄存器IP存放预取指令在当前代码段中的偏移地址。
1) 偏移地址，即有效地址(EA),要访问的存储单元到段首地址的地址差。
2) IP自动加1.
3) IP不能读/写7、标志寄存器FLAGS
16位寄存器。
6个状态标志，3个控制标志。

状态标志位：记录算术和逻辑运算结果的一些特征。
1) CF :进位标志位最高位发生进位或借位时，CF=1;否那么CF=O。
最高位是指字节数据的D7,字数据的D15位。
2) PF :奇偶标志位运算结果最低字节中有偶数个1, PF=1;否那么PF=0.
3) AF :辅助进位位D3向D4位进位或借位时，AF=1;否那么AF=0o
4) ZF :零标志位运算结果为零，ZF=1;否那么ZF=0。
5) SF:符号标志位有符号数运算结果最高位为L SF=1;否那么SF=0
6) OF :溢出标志位有符号说的运算结果超出其有效范围，OF=1;否那么OF二0
8位有符号说-128-+12716位有符号数-32768 ~ +32767 3个控制标志位；对其后的操作产生控制作用。
1) TF :跟踪标志位TF=1, CPU单步执行。方便调试。
2) IF :中断允许标志位IF=1, CPU响应可屏蔽中断请求；IF=O,不响应； 对不可以屏蔽中断和内部中断无响应。
3) DF :方向标志位DF=1,数据串操作按地址递减方式进行；DF=O,递增。
二、8086的存储器管理1、存储器分段
内存单元：即存储器中1个字节的存储区域。
内存容量：8086共20条地址线，22O=1M内存单元的物理地址
8086的寄存器16位，寻址范围2%64K内存分段：
1MB分为假设干段；段最大位64KB ；
起始物理地址为16倍数，即最低4位为0,高16位为段基址； 段基址+段内偏移地址可寻址1M空间。
2、逻辑地址与物理地址逻辑地址：分段后的段基址和偏移地址；
表示形式为"段基址：偏移地址”。
物理地址：内存单元实际的20位地址物理地址二段基址*10H+偏移地址
16 位
!（左移四位）
■
■
I
■
■
! +
16 位
0000
16位段内偏移
16位段内偏移

逻辑地址转换为物理地址
3、多字节数据存放小端存储法：对于多字节数据，低字节放在低地址，高字节放在高地址。
多字节数据的地址：指最低字节的地址。
4、段、段寄存器和偏移地址的默认关系。
段
默认 段寄存器
谜
（有效地址）
用途
代码段

成一
取指今
雄剧

SP 或 BP
涉及址栈押作或以BP作为地 址指针奇存器访问存储器数据
数据段
..JOS.
竖 §1、DI、 一个幽16位常数
访问存储器中数据,以BP作 为地址指针寄存器时除外
附加数据段

4
是雌中的目的串
第三节8086的引脚信号 一、8086的工作方式
两种：最小方式、最大方式最小方式：系统只有8086 一个微处理器。
最大方式：系统中包含两个以上的主线总设备,8086位主处理，其他为协处理器,8087,8089。
8086 T作方式由硬件决定，MN/械接高电平，最小方式；接低电平，最大方式。
二、8086的引脚
GND -

-VCC
AD14
2

39
-ADI5
AD13
3

38
-AI6/S3
ADI2
4

37
- AI7/S4AI
ADII-
5

36
-A18/S5
ADI0-
6

35
-AI9/S6
AD9-
7

34
-BHE/S7
AD8 -
8

33
- MN/MX
AD7-
9

32
-RD

8086

——
AD6 -
10
CPU
31
-HOLD1RQ/GTO)
AD5 -
II

30
-HLDA(RQZGTI)
AD4 -
12

29
-WRILOCK)
AD3-
13

28
-NViO(S2)
AD2-
14

27
-DT/R(5T)
ADI-
15

26
-DEN(SO)
ADO-
16

25
-ALEIQSO)
NMI -
17

24
-!NTA(QSO
INTR -
18

23
-TEST
CLK-
19

22
-READY
GND-
20

21
-RbSFT
40引脚双列直插式封装。
20根地址线、16根数据线、控制线、状态线、时钟线、电源线和地线。
一线多用 带短横线或带#后缀，低电平有效。
1、8086最大方式和最小方式下公共引脚VCC电压±10%单一 +5V电源
1) AD15-AD0,地址/数据复用线，双向。
2) A19/S6-A16/S3,地址/状态复用线，输出;S6恒等于0 ；
S5=l, CPU响应可屏蔽中断；S5二。，禁止可屏蔽中断；
S4、S3说明正在使用的段寄存器。
S4和S3的组合所代表的正在使用的寄存器
S4
S3
当前正在使用的 寄脚
S4
S3
当刖正在使用的 寄存器
0
0
£5一
1
0
CS或未使用任何段寄存器
0

SS
1
1
DS
NMI,非屏蔽中断申请输入线，上升沿信号。
3) INTR,可屏蔽中断申请输入线，高电平有效。
4) CLK,时钟输入线，连接时钟发生器8284,4.77MHz(33%占空比)。
5) RESET,系统复位信号输入线；高电平有效，至少要保持4个时钟周期；
接通电源/按RESET键，复位；复位状态,CS=FFFFH ,IP、DS、ES、SS、FLAGS 清零，
指令队列清空；CS:IP=FFFFH:OOOOH,取指令。
6) READY, “准备好”信号输入线，高电平有效；内存或I/O设备发出；
有效，内存或I/O准备好，CPU可以进行数据传送；内存或I/O未准备好，READY为低电平。
7) TEST,测试信号输入线，WAIT指令。
8) RD,读信号输出线，低电平有效，为低表示CPU正对内存或外设 进行读操竺MN/MX ,最小/最大方式控制信号输入线。
12) JHE/S7，总线高允许S7状态输出；高8位数据总线允许信号，16条数据线传送1个字，高8位或低8位传送1个字节。
T1周期，作为高8位数据总线允许信号，低电平有效； 其他T周期，S7状态输出，暂未定义；BHE/S7与AD0的不同组合对应的操作；
BHE/S7与ADO的不同组合对应的操作
BHE/S7
ADO
一 ―
有效的数据引脚
操作
0
0
AD15-ADO ( 一个总线周期同时访问之 体和儡伸一从奇地址单元读/写数据的了
8位，从偶地址单元读/写数据的低8位)
从偶地址
读/写一&
1
0
AD7~AD0
从偶地址
读/写1字节
0
1
AD15~AD8
从奇地址
读/写1字节
0
1
1
0
AD15~AD8
AD7-AD0
从奇地址 读/写一个字
2、最小方式下引脚
1) Tnta,中断响应信号输出线，低电平有效，假设CPU响应外设 中断申请，发出两个连续有效的而云
ALE,地址锁存允许信号输出线，高电平有效，对地址锁存器进行控制。
2) DEN.数据允许信号输出线，作为数据收发器的输出允许信号；DMA方式 ,悬空。
3) DT/A,数据发送/接收信号输出线；控制数据总线收发器的传送方向；
高电平，CPU向外发送数据；低电平，CPU从外接受数据；
DMA方式，置为浮空态。
4) M/70,存储器/输入输出控制线；DMA方式浮空。
高电平，CPU与内存进行数据传输；低电平，CPU与I/O端口进行数据传输n
5) WR,写信号输出线；低电平，说明CPU对内存或I/O进行写操作；
DMA方式，置为浮空态M/7U、WRS RD信号组合对应的操作。
M/IC
j,麻和而信号的组合枇(寸应的操作
M/IO
WR
r5
对应的操作
相关的指令举例

0_
1
耳口
OUT43H , AL
0
1
0
读I/O端口
IN AL , DX
1
0
1
写内存
MOV [BX] , AX
1
1
0
读内存
MOV AX , [1234H]
X
0
0
超信号
—
X
1
1
非存储器或I/O读写操作
MOV AX , BX
7) HOLD,总线保持请求信号输入线；HLDA.总线保持响应信号输出线；
8086CPU外的总线主设备要占用总线时，向HOLD发送一个高电平请求信号, CPU接收到该信号后，发出高电平的HLDA信号给以响应，让出总线控制权。
3、最大方式下引脚

地址总线和数据总线局部相同；控制总线局部有很大差异；
最小方式下，控制总线从8086得到，无需外加电路；最大方式下，外加总线控制器8288。
三、8088与8086引脚的不同之处疆(HIGH) MN/MX RD
AD6 ADs AD4 AD3 ad2 ADi AD0 NMI INTR CLK GND
HOLD(RQ/Glb) HLDA(RQ/GTi) WR(LOCK)-ALE(QSo) -INTA(QS|) -TEST 一 READY 一 RESET

-ALE(QSo) -INTA(QS|) -TEST 一 READY 一 RESET
DT/R(SO数据与地址的复用线：
8086 为 16 根(AD15 ~ ADO)8088 为 8 才艮(AD7~AD0)
第28引脚，功能相同，有效电平不同；8086 为 M//O; 8088 为M/IO
第34引脚:
8086 为 f7TF/S7;8088 为南第四节8086的基本时序
一、时钟周期、总线周期和指令周期1、时钟周期
定义：计算机是时钟脉冲的统一控制下，一个节拍一个节拍地工作。
这个时钟脉冲由时钟震荡器产生，每两个时钟脉冲上升沿之间的时间间隔称为为T状态，或 时钟周期。微处理器动作的最小时间单位。
2、总线周期定义：CPU通过总线与存储器或输入/输出端口进行一次数据传输所要花费的时间称为一个 总线周期。
1个总线周期包含4个时钟周期。
8086 一个基本的总线周期时序图
「周期.20位地址输出，ALE和M/勿输出正确状态。
1) T?周期、地址高4位输出状态编码，砂和耘输出正常状态。
2) T3周期，地址数据复用线出现16位数据。
3) L周期，信号撤出。
4) Tw周期，I/O或存储器不能即使配合CPU传输数据，那么在T3周期之后插入假设干个 Tw,直到READY信号有效才能进入 3、指令周期定义：执行一条指令所需的时间。 不同指令的指令周期不同。
l~n个总线周期。
二、8086的基本时序3、速度
运行速度即每秒所能执行的指令条数。
单位 MIPS（Million Instructions Per Second）MIPS=指令条数/（执行时间/IO〉
4、主存容量和存取时间1）主存容量
微型计算机内部存储器能存放数据的最大字节数。
假设地址线位n,那么最大主存容量2「字节2）存取时间
主存完成一次读/写所需要的时间称为主存储器的存取时间。时间越短速度越快。
5、兼容性指同一个软件不加修改就可以在两台机器上运行。向上兼容。
例如：8086处理器上开发的软件能在Pentium 4运行。
第二节微型计算机系统的工作过程 一、微型计算机系统的工作原理1、硬件结构：冯•诺依曼结构。
2、程序和数据都以二进制形式存放在存储器。
3、工作原理：存储程序、程序控制。
存储器读或写；输入/输出端口的读或写;
中断响应；最小方式下的总线保持与响应; 最大方式下的总线保持与响应; 复位和启动。
1、总线读周期时序

2、总线写周期时序
3、总线保持与响应时序
4、复位时序

CLK总％浮悬
L一驱动输出到无效状态RESET输入
内部RESET

二、从程序到电子信号
控制信号直接控制控制信号通过接口部件
CPU各部件运作控制外设运作从软件到电子信号的大致转换过程
三、微型计算机的工作工程1、微型计算机的工作过程就是逐条执行进入到内存中的二进制机器指令流的过程。
2、一条指令的执行过程分为两个阶段：
1）取指阶段2）执行阶段
第三节微型计算机的组成结构一、Intel系列微处理器开展概览
IA-16结构微处理器1978-80861979-8088
1982-80286IA-32结构微处理器1985-80386
1989-804861993-Pentiem
1996- Pentiem ProPentiem 2
1999- Pentiem 3Pentiem 4
Intel 64 微处理器 2001-ltanium Intel Pentium DIntel Core 2Duo
2010-Intel Core i3x i5. i7IA-32与Intel 64微处理器采用的新技术
1）流水线2）高速缓冲存储器（Cache）
3）超标量技术4）CISC 与 RISC 技术
5）动态执行技术6）多媒体SIMD指令扩展技术
7）融合图形处理单元8）超线程技术
9）多核技术
二、微型计算机的基本结构
CPU
主板1
存储器 系统芯片I/O接口插槽
显小K声卡
I/O接口卡-
姗卡 采集卡 网卡1、3类总线构成微机系统
微机系统的各部件通过总线连接。总线按层次分为3类：
CPU总线：也称主总线、片总线、元件级总线等 系统总线：也称I/O总线、内总线、板级总线等 通信总线：也称外部总线、外总线等。
2、PC/XT的基本结构
微处理器8088
协处理器8087
ROM BIOS
8253
定时/计数器
8259
中断控制器
8250
串行通信控制器
8255
并行接口
DRAM控制器
8237
dMa控制器
DAM
页面寄存器

扩展总线缓冲

基于3芯片平台架构的微型计算机基本结构

USB
南桥芯片二
PCI总线插槽
网络连接
传统设备
Super I/O
ATA/SATA
BIOS/Firmware Hub
高螭接
图形控制器

主存储器
音频
三、芯片组的功能芯片组由一组单功能或多功能的系统芯片组成。
作用：
1）支持和协调整个系统有条不紊的工作。
2）决定存储器的类型和接口类型。
3）决定总线类型，并对总线进行控制。
4）控制微处理器和外设之间的数据传送。
5）为功能拓展提供接口和总线插槽。
四、微型计算机基本结构开展特点1）处理器性能不断增强
2）由单功能芯片开展为多功能芯片组。
3）总线带宽变宽。
4）总线串行化。
5）良好兼容性第二章8086微处理器
第一节8086的内部结构 一、8086微处理器内部结构
1、8086 组成:
算术逻辑单元ALU、累加器、专用和通用寄存器、指令寄存器、指令译码器、定时和控制电路。
2、8086组成（按功能）总线接口单元（BIU）、执行单元（EU）
3、总线接口单位（BIU）1）构成:
4个段寄存器、一个指令寄存器、一个与EU通信的内部暂存器、先入先出队列、总线控制 逻辑、一个用于计算实际物理地址的20位加法器2）功能：负责与存储器及I/O接口传送消息
4、执行单元（EU）1）构成：
8个通用寄存器、1个标志寄存器、算数逻辑单元ALU、EU控制电路2）功能：
EU从指令队列中取出指令代码，将其译码，发出相应的控制信号。
5、总线接口单元与执行单元的配合1）相互独立
2）并行工作
取指七
噂2
1取指二
取指4
取指5
取指6

执行］
i执行21
执行3
执行4
执行5
执行6
取指与撕亍指令的行
二、8088和8086内部结构上的区别1、相同处：
1）均由BIU和EU组成，两部件并行工作。
2）内部数据总线都是16位。
2、区别:
1）8086指令队列有6个字节，而8088只有4个字节。
2）8086指令队列空出2字节那么BIU执行一次取指令。 而8088那么是空出1字节便执行一次取指令。
3） 8086的外部数据总线是16位，而8088只有8位第二节8086的基本执行环境 一、8086的内部寄存器
1、8086内部共有14个16位的寄存器。
2、分类:
通用寄存器：8个段寄存：4个
指令寄存器：1个标志寄存器：1个
4、通用寄存器包括数据寄存器、地址指针寄存器和变址寄存器。
1）数据寄存器AX、BX、CX、DX存放参与运算的数据或运算的结果。
16位寄存器。
高8位、低8高位作为独立8位寄存器，AH、AL、BH、BL、CH、CL、DH、DL
4个数据寄存器的各自习惯用法：
AX,累加器，字乘法、字除法、字I/O ；AL,字节乘法、字节除法、字节I/O等。
BX,基址寄存器，查表转换和间接寻址时存放基址。
CX,计数寄存器，串操作和循环中的计数器。
DX,数据寄存器，寄存器间接寻址存放I/O端口号。
2）地址寄存器SP和BP栈指针寄存器SP :
确定栈顶在内存中的位置；栈的实际位置由SS、SP共同确定。
基址指针寄存器BP:
存放当前栈段的一个数据区的基地址。
3）变址寄存器SI和DI源变址寄存器SL
目的变址寄存器Dlo