系统结构与资源.pptx

page西安邮电学院 计算机学院12024/9/7 周六微机原理与嵌入式系统基础微机原理与嵌入式系统基础西安邮电学院-计算机系QQ:646938309Email:page2024/9/7 周六西安邮电学院 计算机学院2第第7章章LPC2132系统结构资源系统结构资源 page西安邮电学院 计算机学院32024/9/7 周六第7章 目录7.1 LPC2132芯片简介7.2 LPC2132地址空间分配7.3 管脚连接模块 7.4 定时器/计数器 7.5 通用异步收发器 7.6 向量中断控制器 page西安邮电学院 计算机学院42024/9/7 周六第7章 目录7.1 LPC2132芯片简介7.2 LPC2132地址空间分配7.3 管脚连接模块 7.4 定时器/计数器 7.5 通用异步收发器 7.6 向量中断控制器 page西安邮电学院 计算机学院52024/9/7 周六7.1 LPC2132芯片简介LPC2132是NXP公司LPC2000系列芯片的一个型号。LPC2000系列微控制器基于ARM7TDMI-S CPU内核。支持ARM和Thumb指令集，芯片内集成丰富外设（片内外设），而且具有很低的功率消耗。该系列微控制器主要应用于工业控制、医疗系统、访问控制和POS机等场合。n简介page西安邮电学院 计算机学院62024/9/7 周六7.1.1 LPC2000系列简介n器件信息器件器件引脚数引脚数片内片内RAM片内片内Flash10位位AD通道通道数数备注备注LPC21146416KB128KB4LPC21246416KB256KB4LPC2131648321（8ch）LPC21326416641（8ch）LPC221014416KB8带外部存储器接口LPC222014464KB8LPC221214416KB128KB8LPC221414416KB256KB8page西安邮电学院 计算机学院72024/9/7 周六7.1.2 LPC2132芯片主要资源芯片主要资源u小型LQFP64 封装的16/32 位ARM7TDMI-S 微控制器；u64KB的片内高速Flash存储器和16KB片内静态RAM；u2个32 位定时器/计数器；u2个16C550工业标准UART；u2个高速I2C 接口（400 kbit/s）；u 47个5V 通用I/O 口；u高达60MHz 的 CPU 操作频率；u9个边沿或电平触发的外部中断管脚。；u向量中断控制器，可配置优先级和向量地址；page西安邮电学院 计算机学院82024/9/7 周六ARM7TDMI-SCPUAHB To VPB桥桥EMCVICI2C串行接口SPI串行接口UART 0&1看门狗定时器系统控制外部中断TIMER0/1ADC通用I/OPWM0实时时钟SRAMFlashAHB总线ARM7 局部总线系统功能VPB总线7.1.3 芯片内部结构芯片内部结构 LPC2000系列微控制器包含4大部分：支持仿真的ARM7TDMI-S CPU1 与片内存储器控制器接口的ARM7局部总线2 与中断控制器接口的AMB A高性能总线(AHB)3 连接片内外设功能的VLSI外设总线(VPB)4page西安邮电学院 计算机学院92024/9/7 周六7.1.4 LPC2132片内存储器片内存储器uLPC2000系列采用冯诺伊曼存储结构；u程序/数据存储器（Flash/RAM）与IO端口寄存器计统一编制在同一个32bit地址宽度的空间；u无外存储器访问接口，不支持存储器扩；uLPC2132器件内含有16KB的SRAM和64KB的Flash。page西安邮电学院 计算机学院102024/9/7 周六片内存储器（Flash、SRAM）n片内Flash编程方法1.使用JTAG仿真/调试器，通过芯片的JTAG接口下载程序；2.使用在系统编程技术（即ISP），通过UART0接口下载程序；3.使用在应用编程技术（即IAP），在用户程序运行时对FlashFlash进行擦除和/或编程操作，实现数据的存储和固件的现场升级。ARM7处理器核外设控制器RAMBootBlockFLASHJTAGUART0串口并口JTAGJTAGUART0page西安邮电学院 计算机学院112024/9/7 周六7.1.5 LPC2132管脚管脚page西安邮电学院 计算机学院122024/9/7 周六7.1.5 LPC2132管脚管脚管脚名管脚名管脚号管脚号属性属性说明说明P0.0 TxD0PWM1 19IOP0.0-P0口口bit0 OTxD0-UART0数据发送端数据发送端 OPWM1-脉宽调制器输出脉宽调制器输出1 P0.1RxD0PWM3EINT0 21IOP0.1-P0口口bit1IRxD0-UART0数据接收端数据接收端 OPWM3-脉宽调制器输出脉宽调制器输出3 IEINT0-外部中断外部中断0输入输入 备注：关于XXX器件的管脚说明详见XXX芯片数据手册page西安邮电学院 计算机学院132024/9/7 周六第7章 目录7.1 LPC2132芯片简介7.2 LPC2132地址空间分配7.3 管脚连接模块 7.4 定时器/计数器 7.5 通用异步收发器 7.6 向量中断控制器 7.2 LPC2132地址空间分配page西安邮电学院 计算机学院152024/9/7 周六7.2.1 存储器映射 u就外设、存储器器件等资源本身而言，没有什么地址的概念；u只有当这些资源连接到计算机系统中时，处理器要指定地访问他们，需要给他们分配地址；即处理器能在特定的地址找到特定的物理资源。u这种在计算机系统中，为存储器资源安排访问地址的过程称之为存储器映射。u存储器映射到计算机系统的哪个地址空间位置，在电路设计中取决于对处理器地址线的译码结果。page西安邮电学院 计算机学院162024/9/7 周六0 x0000 00002.0GB1.0GB0.0GB3.0GB3.5GB4.0GB3.75GB0 x0002 00000 x0004 00000 x4000 00000 x4000 20000 x7FFF E0000 x8000 00000 x8100 00000 x8200 00000 x8300 00000 x8400 00000 xC000 00000 xE000 00000 xF000 00000 xFFFF FFFFn系统存储器映射7.2.1 存储器映射256KB 片内非失忆性存储器（LPC2124/2214）2MB AHB外设128KB 片内非失忆性存储器（LPC2114/2212）16KB 片内静态RAM8KB Boot Block（片内ROM存储器重映射）2MB VPB外设16MB Bank0保留保留给片内RAM存储器保留给片内FLASH存储器16MB Bank116MB Bank216MB Bank3目标板BUSFLASHAHB外设FLASHRAMBoot BlockVPB外设ARM7处理器核AHB To VPB桥桥保留给片外存储器n用户所见存储器的分布备注：备注：AHB设备设备-VIC、EMC等等VPB设备设备-SPI、ADC、PWM、GPIO 等等page西安邮电学院 计算机学院172024/9/7 周六7.2.1 存储器映射nAHB和VPB AHB（先进的高性能总线）和VPB（VLSI外设总线）外设区域都为2M字节，可各分配128个外设。每个外设空间的规格都为16K字节，这样就简化了每个外设的地址译码。(2M=128个Dev x 16K/Dev)注意：外设寄存器的地址都是字对齐；AHB和VPB外设区域中不管是字还是半字，都是一次性访问。例如不可能对一个字寄存器的某字节执行单独的“读”或“写”操作。page西安邮电学院 计算机学院182024/9/7 周六n外设存储器映射7.2.1 存储器映射注：AHB和VPB均为128x16kB(2MB)范围。0 x0000 00002.0GB1.0GB0.0GB3.0GB3.5GB0 x0002 00000 x0004 00000 x4000 00000 x4000 20000 x7FFF E0000 x8000 00000 x8100 00000 x8200 00000 x8300 00000 x8400 00000 xC000 00000 xE000 0000256KB 片内非失忆性存储器（LPC2124/2214）128KB 片内非失忆性存储器（LPC2114/2212）16KB 片内静态RAM8KB Boot Block（片内ROM存储器重映射）16MB Bank0保留给片内RAM存储器保留给片内FLASH存储器16MB Bank116MB Bank216MB Bank3保留给片外存储器4.0GB3.75GB0 xF000 00000 xFFFF FFFF2MB AHB外设2MB VPB外设保留0 xE000 00003.5GB4.0GB-2MB保留4.0GB0 xFFE0 0000AHB外设0 xF000 00003.75GB0 xFFFF FFFF3.5GB3.5GB+2MBVPB外设保留0 xE000 00000 xE020 0000page西安邮电学院 计算机学院192024/9/7 周六nAHB外设映射7.2.1 存储器映射4.0GB-2MB保留保留0 xE000 00003.75GB3.5GB3.5GB+2MBVPB外设0 xE020 00000 xF000 00000 xFFE0 00004.0GBAHB外设0 xFFFF FFFF0 xFFE0 00004.0GB-2MB0 xFFE000000 xFFE040000 xFFFF80000 xFFFFC000向量中断控制器向量中断控制器0 xFFFFF0000 xFFFFFFFF(AHB外设#1-AHB外设#125)未使用(AHB外设#0)未使用(AHB外设#126)未使用外部总线控制器外部总线控制器 注：只有LPC2200系列微处理器有外部总线控制器page西安邮电学院 计算机学院202024/9/7 周六nVPB外设映射7.2.1 存储器映射4.0GB-2MB保留保留3.75GB3.5GB+2MB4.0GBAHB外设0 xFFFF FFFF0 xFFE0 00000 xF000 00000 xE020 00003.5GBVPB外设0 xE000 00003.5GB+2MB0 xE020 0000(VPB外设#14-VPB外设#126)未使用系统控制模块(VPB外设#127)10位A/D(VPB外设#13)看门狗定时器(VPB外设#0)TIMER0(VPB外设#1)0 xE000 00000 xE000 40000 xE000 80000 xE003 40000 xE003 80000 xE01F C0000 xE01F FFFFpage西安邮电学院 计算机学院212024/9/7 周六7.2.2 存储器重映射 u通常使用中，一旦系统设计完成，系统内的物理资源与地址有固定的对应关系；u为了增加系统的灵活性，系统中有些存储单元可以同时出现在不同的地址位置上；有时又需要在不同的时刻，不同的存储器资源映射在同一地址位置，此技术称为“存储器重映射”；u系统资源重映射技术在实际应用中很常见。u举例；page西安邮电学院 计算机学院222024/9/7 周六u存储器重映射举例1处理器与存储器连接方式1KB的物理存储器重映射在2K地址空间page西安邮电学院 计算机学院232024/9/7 周六u存储器重映射举例2 -不同的物理资源分别映射到同一地址区域 通过选择端可分别使能DEV1或DEV2，这两个设备在系统中被映射到同一块地址空间。page西安邮电学院 计算机学院242024/9/7 周六uLPC2132存储器重映射ARM系统中有需要重映射的资源：uBootBlock（器件厂家定制的器件引导代码）；u用户中断向量表（from Flash or SRAM）；ARM7TDMI处理器复位时PC=0 x00，解复位后，ARM处理器第一条取指运行的指令位于0 x00地址单元。ARM微控器解复位后，要求首先执行Boot Block；Boot Block重映射到0 x00地址位置。用户程序可在Flash/SRAM中调试，那么Flash/SRAM中的用户中断向量表也能够重映射到0 x00地址位置；page西安邮电学院 计算机学院252024/9/7 周六uLPC2132存储器重映射在以ARM7TDMIF为内核的LPC2132器件中，通过存储器映射控制寄存器（MEMMAP 0 xE01FC040）可以实现三个不同物理资源到0 x00地址的重映射。MEMMAPMEMMAP位号位号值值功能含义功能含义复位值复位值1:000将将Boot Block的异常向量表重映射到的异常向量表重映射到0 x00地址地址-ISP模式。模式。(0 x7FFF E000)0001将将内内Flash的异常向量表重映射到的异常向量表重映射到0 x00地址地址-用户用户Flash模式。模式。(0 x0000 0000)10将将内内SRAM的异常向量表重映射到的异常向量表重映射到0 x00地址地址-用户用户RAM模式。模式。(0 x4000 0000)11将将外外Flash的异常向量表重映射到的异常向量表重映射到0 x00地址地址-用户用户Flash模式。模式。(0 x8000 0000)7:2保留保留用户软件不可修改其值，读出的数据无意义。用户软件不可修改其值，读出的数据无意义。NApage西安邮电学院 计算机学院262024/9/7 周六7.2.3 器件引导模块（BootBlock）Boot Block是ARM芯片解复位后ARM处理器首先运行的器件引导代码，它是由厂家在制作芯片时寄生于芯片中，用户不能修改、删除的一段可执行代码。Boot Block代码在芯片解复位后被首先运行，其功能主要是：判断运行哪个存储器上的程序、检查用户代码是否有效、判断芯片是否被加密、芯片的在应用编程(IAP)以及在系统编程功能(ISP)。page西安邮电学院 计算机学院272024/9/7 周六启动后运行代码的选择启动后运行代码的选择 芯片解复位后是运行片内Flash中的用户代码，还是运行厂家ISP代码，取决于芯片的复位属性、P0.14管脚状态和用户代码的有效性等三个条件。用户代码有效性检测用户代码有效性检测Boot Block计算 0 x00000 x001C单元的 8个字数据（即异常向量表中数据）的累加和，当这8个字数据的累加和为0 x00000000时，芯片系统约定为用户程序有效，否则为用户程序无效！。page西安邮电学院 计算机学院282024/9/7 周六芯片（用户代码）加密检测芯片（用户代码）加密检测 芯片解复位后，Boot Block 核查0 x01FC字单元中的数据，如果是0 x87654321时，就对芯片的JTAG和ISP操作进行一些限制，达到加密的效果。（用于保护用户的知识产权）page西安邮电学院 计算机学院292024/9/7 周六在系统编程在系统编程 ISP（In System Program）ARM片内Flash可以在系统编程，即可以通过某些特约接口对已装焊到目标系统板上的ARM器件Flash进行再编程，这个技术称为ISP；有两种手段实现ISP：借用ARM器件的串口0（UART0）实现ISP和JTAG方式ISP。当芯片加密后，JTAG_ISP功能将被屏蔽，此时只能使用UART_ISP。page西安邮电学院 计算机学院302024/9/7 周六在应用编程在应用编程 IAP（In Application Program）在用户程序运行过程中，用户程序能对片内Flash或部分单元再编程-IAP。LPC2000系列ARM微控器的内Flash无法从外部直接擦写，Boot Block的一部分代码以函数的方式可以被用户程序调用，实现用户对Flash中指定区域数据的修改。应用：在运行中修改用户数据，修改用户程序等。7.2.3 器件引导模块（引导流程）page西安邮电学院 计算机学院322024/9/7 周六补充：引导代码 vs 系统启动代码 ARM微处理器在上电或复位后首先运行Boot Block中的一段代码，这段代码称为“引导代码”，由芯片厂商固化在芯片中。此后，在正式运行用户main函数之前，还需要运行一段大部分由汇编指令构成的代码，这段代码称为“启动代码”(StartUp.s)，由用户添加。“启动代码”主要完成系统的初始化，诸如：向量表定义、堆栈初始化、系统变量初始化、中断系统初始化、I/O初始化、外围初始化、地址重映射等操作。page西安邮电学院 计算机学院332024/9/7 周六设置存储器重映射设置系统时钟设置存储器加速设置中断向量控制器target.c异常向量表初始化外部总线(LPC2132)初始化各模式堆栈初始化系统硬件初始化执行环境Startup.s进入main函数设置引脚功能n启动代码流程图page西安邮电学院 计算机学院342024/9/7 周六第7章 目录7.1 LPC2132芯片简介7.2 LPC2132地址空间分配7.3 管脚连接模块 7.4 定时器/计数器 7.5 通用异步收发器 7.6 向量中断控制器 page西安邮电学院 计算机学院352024/9/7 周六7.3 管脚连接模块ARM系列器件片内资源丰富、功能强大，器件的功能最终还是要通过器件的管脚表现出来。为了减少了器件的管脚数，ARM器件采用了管脚多功能复用的技术。所谓的“管脚多功能复用”是指-在一个管脚上安排了多个互斥的功能，这个管脚可被控制分时呈现为不同的功能应用。7.3.1 概述page西安邮电学院 计算机学院362024/9/7 周六7.3.1 概述在ARM器件中，管脚连接模块（Pin Connect Block）是专用于配置器件管脚具体功能的专用电路部件。通过对该模块的编程设置，可以将器件片内的功能资源连接到相应的管脚，以此实现器件管脚具体应用功能的设计约定。page西安邮电学院 计算机学院372024/9/7 周六7.3.2 结构原理管脚连接模块（Pin Connect Block）就是一个可编程多路选择器，通过编程选择制定功能信号联通到管脚。引脚P0.0GPIOTXD0PWM1输出保留PINSELx引脚连接寄存器PINSEL01:000011011P0.0默认为GPIO功能P0.0选择TXD0功能，配置对应位为01P0.0选择PWM1功能，配置对应位为10例如：P0.0选择无功能，则配置对应位为11page西安邮电学院 计算机学院382024/9/7 周六7.3.3 端口寄存器与操作 LPC2000系列微控制器具有三个32位宽度PINSEL寄存器，其中PINSEL0和PINSEL1控制端口0，PINSEL2根据芯片的不同控制的端口数量也不同。n寄存器描述 PINSEL0和PINSEL1寄存器中每两位对应控制着一个引脚的连接状态，所以一个引脚最多可以有4种不同的功能供选择。page西安邮电学院 计算机学院392024/9/7 周六7.3.3 端口寄存器与操作n寄存器描述地址地址寄存器名寄存器名寄存器说明寄存器说明复位值复位值访问访问属性属性0 xE002C000PINSEL0管脚功能选择寄存器管脚功能选择寄存器0；用于选用于选择择P015:0各管脚的功能；每各管脚的功能；每2比特对应一个管脚。比特对应一个管脚。0 x00000000R/W0 xE002C004PINSEL1管脚功能选择寄存器管脚功能选择寄存器1；用于选用于选择择P031:16各管脚的功能；每各管脚的功能；每2比特对应一个管脚。比特对应一个管脚。0 x00000000R/W0 xE002C014PINSEL2管脚功能选择寄存器管脚功能选择寄存器2；用于选用于选择择P131:26、P125:16两管脚两管脚簇的功能。簇的功能。-R/Wpage西安邮电学院 计算机学院402024/9/7 周六PINSEL0PINSEL0引脚名称引脚名称0000010110101111复位值复位值1:01:0P0.0P0.0GPIO P0.0GPIO P0.0TxD0TxD0PWM1PWM1保留保留00003:23:2P0.1P0.1GPIO P0.1GPIO P0.1RxD0RxD0PWM3PWM3EINT0EINT000005:45:4P0.2P0.2GPIO P0.2GPIO P0.2SCLSCL捕获捕获0.00.0保留保留00007:67:6P0.3P0.3GPIO P0.3GPIO P0.3SDASDA匹配匹配0.00.0EINT1EINT100009:89:8P0.4P0.4GPIO P0.4GPIO P0.4SCK0SCK0捕获捕获0.10.1保留保留000011:1011:10P0.5P0.5GPIO P0.5GPIO P0.5MISO0MISO0匹配匹配0.10.1保留保留000013:1213:12P0.6P0.6GPIO P0.6GPIO P0.6MOSI0MOSI0捕获捕获0.20.2保留保留000015:1415:14P0.7P0.7GPIO P0.7GPIO P0.7SSEL0SSEL0PWM2PWM2EINT2EINT2000017:1617:16P0.8P0.8GPIO P0.8GPIO P0.8TxD1TxD1PWM4PWM4保留保留000019:1819:18P0.9P0.9GPIO P0.9GPIO P0.9RxD1RxD1PWM6PWM6EINT3EINT3000021:2021:20P0.10P0.10GPIO P0.10GPIO P0.10RTSRTS捕获捕获1.01.0保留保留000023:2223:22P0.11P0.11GPIO P0.11GPIO P0.11CTSCTS捕获捕获1.11.1保留保留000025:2425:24P0.12P0.12GPIO P0.12GPIO P0.12DSRDSR匹配匹配1.01.0保留保留000027:2627:26P0.13P0.13GPIO P0.13GPIO P0.13DTRDTR匹配匹配1.11.1保留保留000029:2829:28P0.14P0.14GPIO P0.14GPIO P0.14CDCDEINT1EINT1保留保留000031:3031:30P0.15P0.15GPIO P0.15GPIO P0.15RIRIEINT2EINT2保留保留0000表示寄存器中某两位的设定值如PINSEL01:0=01时，连接TXD0表示寄存器中的控制位如9:8表示PINSEL0寄存器的第9和8位n寄存器描述PINSEL0如：PINSEL19:18设置为01时，引脚P0.9的功能为RXD1page西安邮电学院 计算机学院412024/9/7 周六PINSEL1PINSEL1引脚名称引脚名称0000010110101111复位值复位值1:01:0P0.16P0.16GPIO P0.16GPIO P0.16EINT0EINT0匹配匹配0.20.2保留保留00003:23:2P0.17P0.17GPIO P0.17GPIO P0.17捕获捕获1.21.2SCK1SCK1匹配匹配1.21.200005:45:4P0.18P0.18GPIO P0.18GPIO P0.18捕获捕获1.31.3MISO1MISO1匹配匹配1.31.300007:67:6P0.19P0.19GPIO P0.19GPIO P0.19匹配匹配1.21.2MOSI1MOSI1匹配匹配1.31.300009:89:8P0.20P0.20GPIO P0.20GPIO P0.20匹配匹配1.31.3SSEL1SSEL1EINT3EINT3000011:1011:10P0.21P0.21GPIO P0.21GPIO P0.21PWM5PWM5保留保留捕获捕获1.31.3000013:1213:12P0.22P0.22GPIO P0.22GPIO P0.22保留保留捕获捕获0.00.0匹配匹配0.00.0000015:1415:14P0.23P0.23GPIO P0.23GPIO P0.23保留保留保留保留保留保留000017:1617:16P0.24P0.24GPIO P0.24GPIO P0.24保留保留保留保留保留保留000019:1819:18P0.25P0.25GPIO P0.25GPIO P0.25保留保留保留保留保留保留000021:2021:20P0.26P0.26保留保留000023:2223:22P0.27P0.27GPIO P0.27GPIO P0.27AIN0AIN0捕获捕获0.10.1匹配匹配0.10.1000025:2425:24P0.28P0.28GPIO P0.28GPIO P0.28AIN1AIN1捕获捕获0.20.2匹配匹配0.20.2000027:2627:26P0.29P0.29GPIO P0.29GPIO P0.29AIN2AIN2捕获捕获0.30.3匹配匹配0.30.3000029:2829:28P0.30P0.30GPIO P0.30GPIO P0.30AIN3AIN3EINT3EINT3捕获捕获0.00.0000031:3031:30P0.31P0.31保留保留0000n寄存器描述PINSEL1page西安邮电学院 计算机学院422024/9/7 周六n寄存器描述PINSEL2PINSEL2位号位号管脚名管脚名取取值值功能说明功能说明复位值复位值1:0-保留。不可修改其值。保留。不可修改其值。NA2:2GPIODEBUG0P1.31P1.26用作用作GPIO功能。功能。P1.26/RTCK管脚状态非管脚状态非1P1.31P1.26用作一个调试端口。用作一个调试端口。3:3GPIOTRACE0P1.25P1.16用作用作GPIO功能。功能。P1.20/TRACESYNC管脚状管脚状态非态非1P1.25P1.16用作一个跟踪端口。用作一个跟踪端口。31:4-保留。不可修改其值。保留。不可修改其值。NApage西安邮电学院 计算机学院432024/9/7 周六n寄存器操作应用举例1：将P0.8、P0.9两管脚用作UART1的TxD和RxD，P0.10P0.15管脚用作GPIO，P0.0P0.7各管脚功能不变。编码分析编码分析编码分析编码分析（依据模块寄存器说明）：PINSEL015:0各位保持不变（对应于P0.7P0.0各管脚功能不变）；PINSEL017:16=01bPINSEL017:16=01b（对应于（对应于P0.8P0.8管脚用作管脚用作TxDTxD）；）；PINSEL019:18=01bPINSEL019:18=01b（对应于（对应于P0.9P0.9管脚用作管脚用作RxDRxD）；）；PINSEL031:20=0000 0000 0000bPINSEL031:20=0000 0000 0000b（对应于（对应于P0.15P0.15P0.10P0.10管脚用作管脚用作GPIOGPIO）；）；page西安邮电学院 计算机学院442024/9/7 周六n寄存器操作PINSEL0=(PINSEL0&0 x0000 ffff)|0 x0005 0000;完成此设置功能的C代码：思考：如果将代码写成下方式会如何？PINSEL0=0 x0005 0000;答：这个代码会强制P0.0P0.7管脚设置为GPIO。备注：建议在修改寄存器bit值时，使用“读修改写回”方式完成。page西安邮电学院 计算机学院452024/9/7 周六第7章 目录7.1 LPC2132芯片简介7.2 LPC2132地址空间分配7.3 管脚连接模块 7.4 定时器/计数器 7.5 通用异步收发器 7.6 向量中断控制器 page西安邮电学院 计算机学院462024/9/7 周六7.4 定时器/计数器（Timer/Counter）nLPC2000中的Timer特性 2个32 bit的定时器（T0、T1）；（基准）定时时钟来源于pclk；32位可编程预分频器；PR 4路捕获通道（输入信号跳变时，锁存Tn的当前值）；CAPx3:0-pin 4个匹配寄存器；MR3MR0 4个匹配输出通道。MATx3:0-pinpage西安邮电学院 计算机学院472024/9/7 周六7.4.1 概述定时与计数功能是计算机系统中重要的基础功能；如产生OS中的时间片、汽车里程表、包装机等都可以使用“定时器/计数器”实现。计数器是构成定时器的主要部件。计数器有如下两种：加1计数器（递增计数器）减1计数器（递减计数器）每个计数脉冲计数器+1每个计数脉冲计数器-1page西安邮电学院 计算机学院482024/9/7 周六n计数器工作原理：1.编程方式设置计数器初值；2.每个计数脉冲计数器1（计数器）；3.计数器达到边界值时，下一个计数脉冲会使计数器产生一个进位，同时计数器清0；page西安邮电学院 计算机学院492024/9/7 周六n定时器工作原理：1.定时器 来源于 计数器；2.计数脉冲周期稳定，则计数器即可用作为定时器；page西安邮电学院 计算机学院502024/9/7 周六7.4.2 LPC2000中的Timer结构原理ARM定时器/计数器主要由三部分组成：1.分频与计数模块2.匹配控制模块3.捕获控制模块LPC2132器件中含有两个定时器/计数器Timer0和Timer1。这两个Timer除了基地址不同外，其他都相同；可应用于设计中的计数、定时功能。page西安邮电学院 计算机学院512024/9/7 周六page西安邮电学院 计算机学院522024/9/7 周六u分频与计数模块模块主要构成：预分频寄存器（PR）、预分频计数器（PC）、定时计数器（TC）、定时器控制寄存器（TCR）和一个32位比较器。模块基本原理：PR是一个可编程预置初值的寄存器；PC对PCLK加1计数，当PC计数值与PR中的预置值相等时比较器输出一个PCLK宽度的高脉冲，此高脉冲信号在下一个PCLK将PC清0，以此实现了对PCLK时钟的(PR)+1 预分频；TC对比较器相等脉冲计数并输出计数值。模块主要功能：本模块主要用于Timer使能控制和TC、PC两计数器的清0，对PCLK预分频，并对预分频后的基本定时时钟计数等功能。page西安邮电学院 计算机学院532024/9/7 周六page西安邮电学院 计算机学院542024/9/7 周六p分频器原理page西安邮电学院 计算机学院552024/9/7 周六名称名称描述描述访问访问复位值复位值PRPR预分频控制（预分频控制（参数参数）寄存器）寄存器。用于设定预分频值，为。用于设定预分频值，为3232位寄存器。位寄存器。读写读写0 0PCPC预分频（预分频（工作工作）计数器）计数器。为。为3232位计数器，计数频率为位计数器，计数频率为PCLKPCLK，当计数值等于预分频计数器的值时，当计数值等于预分频计数器的值时，TCTC计数器计数器加加1 1。读写读写0 0TCTC定时器（定时器（工作工作）计数器）计数器。为。为3232位计数器，计数频率为位计数器，计数频率为PCLKPCLK经过预分频计数器后频率值。经过预分频计数器后频率值。读写读写0 0p分频器寄存器描述page西安邮电学院 计算机学院562024/9/7 周六u匹配控制模块 模块主要构成：4个匹配寄存器（MR0MR3），匹配控制寄存器（MCR），外部匹配寄存器（EMR），4路比较器，4路匹配输出管脚MAT3:0。模块基本原理与功能：4路比较器随时进行着MR0MR3与TC计数值的比较，当TC计数值与某一个MRx的预置值相匹配（相等）时即执行MCR编程的功能，并在管脚MAT3:0产生EMR编程约定的信号。page西安邮电学院 计算机学院572024/9/7 周六page西安邮电学院 计算机学院582024/9/7 周六u捕获控制模块模块主要构成：4个捕获寄存器CR0CR3，捕获控制寄存器（CCR），4路捕获数据通道，4路捕获触发信号管脚CAP3:0模块基本原理与功能：4路捕获触发信号管脚CAP3:0用于敏感外界的捕获触发信号，当CCR编程约定的捕获触发信号出现在CAPx管脚上时，对应的捕获数据通道即被使能，将当前的TC计数值装载到CRxpage西安邮电学院 计算机学院592024/9/7 周六page西安邮电学院 计算机学院602024/9/7 周六7.4.3 管脚描述CAP管脚-用于捕获输入或计数输入；输入信号的形式可编程设置。MAT管脚-用于计数（定时）到输出；输入信号的形式可编程设置。备注：Timer的功能都要以管脚信号或IR寄存器位表现。page西安邮电学院 计算机学院612024/9/7 周六7.4.4 端口寄存器所有外设在计算机中都是以寄存器形式被CPU访问控制；ARM中的Timer亦如此。每一个Timer中有17个寄存器，按功能寄存器分为三类：u基础功能寄存器（6个）；u匹配功能寄存器（6个）；u捕获功能寄存器（5个）；用户通过对这17个寄存器的编程与访问，使用Timer资源的各项功能。page西安邮电学院 计算机学院622024/9/7 周六u基础功能寄存器（6个）寄存器名寄存器名寄存器说明寄存器说明IR中断标志寄存器；8bit标志8个中断事件源的中断申请状态；写1清0对应比特。TCR定时器控制寄存器；用于控制Timer的使能与复位功能。TC、PC定时计数器、预分频计数器；工作寄存器；PR预分频寄存器；用于编程预分频值；电路按 PR+1预分频。CTCR计数控制寄存器；用于选择Timer的“定时器模式”或“计数器模式”，并选择“计数器模式”下的信号方式和信号通道。page西安邮电学院 计算机学院632024/9/7 周六p该寄存器是一个标志寄存器标志寄存器，它的8个比特分别对应标志发生过相应的通道事件；p向对应的IR位写入1将清0该IR对应位，写入0无效；中断标志寄存器IRpage西安邮电学院 计算机学院642024/9/7 周六p该寄存器是一个控制寄存器控制寄存器；p它的最低2个比特有效；定时器控制寄存器TCRbit功能说明复位值0使能 1-使能定时器/计数器；0-禁能定时器/计数器；01复位 1-TC和PC在下一个PCLK上升沿同步复位，这两个计数器保持复位直到TCR1:1被清0；0其它保留-NApage西安邮电学院 计算机学院652024/9/7 周六p该寄存器是一个参数寄存器参数寄存器；p32个比特有效；预分频寄存器PR注意：分频器按照 PR+1 数值分频；例如：希望对PCLK计数脉冲4分频，则PR应赋值0 x03。当PR=0 x00时，则不分频输入脉冲。page西安邮电学院 计算机学院662024/9/7 周六p该寄存器是一个控制寄存器控制寄存器；控制Timer的工作方式p4个比特有效；计数控制寄存器CTCRpage西安邮电学院 计算机学院672024/9/7 周六u匹配功能寄存器（6个）寄存器名寄存器名寄存器说明寄存器说明MCR匹配控制寄存器；分别控制4个匹配通道匹配时的功能。（中断、复位、停止）MR0MR3匹配寄存器；分别预存4个通道的匹配目标值。EMR外部匹配寄存器；分别控制4个匹配通道匹配发生时的输出动作、状态。（输出1、0、反转、维持）page西安邮电学院 计算机学院682024/9/7 周六p该寄存器是一个控制寄存器控制寄存器；p它的最低12bit有效，每3bit控制1个通道；匹配控制寄存器MCRbitT_CH功能功能描述描述复位值0MR0中断中断1允许在允许在MR0与与TC匹配时产生中断申请；匹配时产生中断申请；0-禁止禁止MR0产生中断申请产生中断申请；01复位复位1-在在MR0与与TC匹配时，复位匹配时，复位TC；0-本功能无效；本功能无效；02停止停止1-在在MR0与与TC匹配时，停止匹配时，停止PC计数；计数；0-本功能无效；本功能无效；0MCR5:3、MCR8:6、MCR11:9分别对应分别对应MR1MR3；page西安邮电学院 计算机学院692024/9/7 周六p分别是对应于4各匹配通道的参数寄存器参数