中文芯片手册.doc

翻译
源语言：英语
目的语言：中文（简体）
英语中文德语检测语言

中文（简体）英语日语

■第1章介绍
■第2章，MAX II架构
■第3章，JTAG和在系统可编程
■第4章，热插拔和上电复位MAX II器件
■第5章，DC和开关特性
■第6章，参考和订购信息
修订历史
请参阅每章自己特定的修订历史。有关何时
每个章节进行了更新，参阅章修订日期部分，这似乎
在完全手册。
I-2第I：MAX II器件系列数据表
©2023年10月的Altera公司的MAX II器件手册
1。介绍
介绍
瞬时上电，非易失性CPLD的MAX®II系列是基于0.18微米，6 layermetal
闪存，密度从240至2,210个逻辑单元（LE）（128至2,210
相称于宏社区）和8千位的非易失性存储。MAX II器件提供高
I / O数量，快速的性能，可靠的配件与其他CPLD架构。
MultiVolt核心，用户闪存（UFM）块，并增强系统
可编程（ISP），MAX II器件的设计，以减少operating revenue，和功耗，同时
提供可编程解决方案的应用，如总线桥接，I / O
扩展，上电复位（POR）和顺序控制和设备配置
控制。
特点
MAX II CPLD具有以下特点：
■低成本，低功耗CPLD
■瞬时上电，非易失性建筑
■待机电流低至29μA
■提供快速传播延迟和时钟输出时间
修订历史
MAX II器件手册©2023年10月的Altera公司
■UFM阻止8千位的非易失性存储
■MultiVolt核心，使外部的电源电压为3.3 V/2.5 V的装置的
或1.8 V
■MultiVolt I / O接口，支持3.3-V ,2.5-V ,1.8-V ,1.5-V的逻辑电平
■总线型结构，其中涉及可编程摆率，驱动强度，bushold，
和可编程上拉电阻
■施密特触发器使噪声容限输入（可编程每针）
■I / O是完全兼容的外围组件互连特别
爱好小组（PCI SIG），PCI本地总线规范，2.2版，3.3-V
运营在66 MHz的
■支持热插拔
■内置的联合测试行动组（JTAG）边界扫描测试（BST）电路
符合IEEE标准1149.1-1990
■ISP电路与IEEE标准兼容。1532
MII51001-1.8
1-2第1章：
特点
MAX II器件手册©2023年10月的Altera公司
表1-1列出了MAX II系列的特性。
f对于等效宏单元的更多信息，请参阅MAX II逻辑元件
宏单元转换方法白皮书。
MAX II和MAX IIG设备是在三种不同速度等级-3，-4和-5，与
-3是最快的。同样，MAX IIZ器件提供两种速度等级：-6，
-7，-6更快。这些速度等级指整体相对
性能，而不是任何特定的时序参数。传播延迟的定期
修订历史
MAX II器件手册©2023年10月的Altera公司
在每个速度等级和密度的号码，请参阅的直流和开关
MAX II器件手册特性的篇章。
表1-2显示了MAX II器件速度等级的产品。
表1-1 MAX II系列的特性
特点
EPM240
EPM240G
EPM570
EPM570G
EPM1270
EPM1270G
EPM2210
EPM2210G EPM240Z EPM570Z
LE的240 570 1,270 2,210 240 570
典型等效宏单元192 440 980 1700 192 440
等效宏单元范围：128 240 240 570 570 1,270 1,270 2,210 128 240 240 570
的UFM大小（位）8,192 8,192 8,192 8,192 8,192 8,192
最大用户I / O引脚80 160 212 272 80 160
TPD1（NS）（1）4.7 5.4 6.2 7.0 7.5 9.0
FCNT（兆赫）（2）304 304 304 304 152 152
TSU（NS）1.7 1.2 1.2 1.2 2.3 2.2
TCO（NS）4.3 4.5 4.6 4.6 6.5 6.7
表1-1：
（1）TPD1代表了一个引脚至引脚延时为最坏的情况下，I / O放置一个完整的对角线跨设备和组合逻辑途径
在一个单一的，是相邻的输出引脚的LUT和实验室实行。
（2）最高频率的时钟输入引脚的I / O标准的限制。16位计数器临界延迟，运营速度比这个数。
表1-2 MAX II的速度等级
设备
速度等级
-3 -4 -5 -6 -7
EPM240
EPM240G
V V V -
EPM570
EPM570G
V V V -
EPM1270
EPM1270G
V V V -
EPM2210
EPM2210G
V V V -
EPM240Z --- V V
修订历史
MAX II器件手册©2023年10月的Altera公司
EPM570Z --- V V
第1章：介绍1-3
特点
©2023年10月的Altera公司的MAX II器件手册
MAX II器件可提供节省空间的的FineLine BGA，科技的的FineLine BGA，
薄型四方扁平封装（TQFP）封装（请参阅表1-3和表1-3）。MAX II器件
支持垂直迁移在同一个包（例如，您可以迁移
在256针的FINELINE BGA之间的EPM570，EPM1270和EPM2210器件
包）。垂直迁移意味着你可以迁移到其专用的设备
是相同的引脚和JTAG引脚和电源引脚对于一个给定的子集或超集
包跨设备的密度。在任何包的最大密度最高
电源接脚数量，你必须In section 17出计划的最大密度包中的
提供必要的电源引脚迁移。对于I / O引脚的迁移跨越
密度，交叉引用可用的I / O引脚器件的引脚超时
计划密度的封装类型，以拟定哪些I / O引脚可以迁移。
的Quartus®II软件可以自动交叉引用，并把所有的引脚为您
当给定一个设备迁移列表。
表1-3 MAX II封装和用户I / O引脚
设备
68针
微
FINELINE
BGA（1）
100针
微
FINELINE
BGA（1）
100针
FINELINE
BGA（1）
100针
TQFP
144针
TQFP
144针
微
FINELINE
BGA（1）
256针
微
FINELINE
BGA（1）
256针
修订历史
MAX II器件手册©2023年10月的Altera公司
FINELINE
BGA
324针
FINELINE
BGA
EPM240
EPM240G
- 80 80 80 -----
EPM570
EPM570G
- 76 76 76 116 - 160 160 -
EPM1270
EPM1270G
---- 116 - 212 212 -
EPM2210
EPM2210G
------- 204 272
EPM240Z 54 80 -------
EPM570Z - 76 --- 116 160 -
注意表1-3：
（1）只合用合用于无铅版本的套件。
表1-4。的的FineLine BGA，TQFP，MAX II和科技的FINELINE网络BGA封装尺寸
包
68针
微
FINELINE
BGA
100针
微
FINELINE
BGA
100针
FINELINE
BGA
100针
TQFP
144针
TQFP
144针
微
FINELINE
BGA
256针
微
FINELINE
BGA
256针
FINELINE
修订历史
MAX II器件手册©2023年10月的Altera公司
BGA
324针
FINELINE
BGA
间距（毫米）0.5 0.5 1 0.5 0.5 0.5 0.5 1 1
面积（平方毫米）25 36 121 256 484 49 121 289 361
长×宽
（毫米×毫米）
5×5 6×6 11×11 16×16 22×22×7 11×11 17×17 19×19
1-4第1章：简介
参考文献
MAX II器件手册©2023年10月的Altera公司
MAX II器件具有一个内部线性稳压器，它支持外部
3.3 V或2.5 V的电源电压，调节电源内部工作
只接受1.8 V电压为1.8 V MAX IIG和MAX IIZ器件的外部
电源电压MAX IIZ器件的引脚兼容，在与MAX IIG设备上
100针科技的FINELINE网络BGA和256针的科技FINELINE BGA封装。以外
外部电源电压的规定，MAX II和MAX II G设备具有相同的
插脚引线和时序规范。表1-5显示了外部电源电压
MAX II系列的支持。
参考文献
本章引用文献下列文献：
■DC和开关特性一章中的MAX II器件手册
■MAX II逻辑元件宏单元转换方法扩展功能白皮书
文档版本历史
表1-6显示了这一章的修订历史。
表1-5 MAX II外接电源电压
设备
EPM240
EPM570
EPM1270
EPM2210
EPM240G
EPM570G
EPM1270G
EPM2210G
EPM240Z
EPM570Z（1）
MultiVolt核心外部电源电压（VCCINT），，（2）3.3 V，2.5 V 1.8 V
MultiVolt I / O接口电压电平（VCCIO），1.5 V，1.8 V，2.5 V，3.3 V 1.5 V，1.8 V，2.5 V，3.3 V
表1-5：
（1）只接受MAX IIG和MAX IIZ器件的VCCINT引脚的1.8 V，1.8-V VCCINT外部电源为设备的核心。
（2）MAX II器件的内部操作在1.8 V。
表1-6文档版本历史
日期和版本修订的变化进行了总结，
2023年10月，
版本1.8
■更新“简介”部分。
■更新了新的文献格式。
-
2023年12月，
version1.7
■更新了表1-1至表1-5。
■增长了“参考文献”一节。
MAX IIZ信息的更新文献。
2023年12月，
1.6版
■添加的文档的修订历史记录 -
2023年8月，
1.5版本
■次要更新的功能列表 -
2023年7月
版本1.4
■次要更新的表 -
第1章：介绍1-5
文档版本历史
©2023年10月的Altera公司的MAX II器件手册
2023年6月，
1.3版本
■更新了表1-1中的时序数 -
2023年12月，
1.2版
■更新了表1-1中的时序数 -
2023年6月，
1.1版
■更新了表1-1中的时序数 -
表1-6文档版本历史
日期和版本修订的变化进行了总结，
1-6第1章：
文档版本历史
MAX II器件手册©2023年10月的Altera公司
©2023年10月的Altera公司的MAX II器件手册
MAX II架构2。
介绍
本章介绍了MAX II器件的体系结构，并包含
以下几个部分：
■“功能说明”第2-1页
“■第2-4页的逻辑阵列块”
■“第2-6页上的”逻辑单元
■“多轨互连”第2-12页
■“第2-16页上的”全球信号
■“用户快闪记忆体区块”第2-18页
■“MultiVolt内核”在第2-22页
■第2-23页上的“I / O结构”
功能说明
MAX®II器件包含一个二维的行和列式架构
实现自定义逻辑。行和列的互连提供了信号互连
之间的逻辑阵列模块（LAB）。
逻辑阵列组成的实验室，10个逻辑单元（LE），每个LAB。一个LE是一个
小的逻辑单位提供的用户逻辑功能的有效实行。乳酸菌
被分组为在器件两端的行和列。多轨互联
提供快速粒状实验室之间的时间延迟。快速路由的LES
提供了最低限度的时间延迟，以增长层次的逻辑与全局路由
互连结构。
MAX II器件的I / O引脚被送入I / O单元（IOE）位于两端的LAB
行和列的周边的设备。每个IOE包含一个
双向I / O缓冲区的多种的先进性，功能。我/ O引脚支持施密特
触发器输入和Authority may-单端标准，如66兆赫的32位PCI，和
LVTTL。
MAX II器件提供了一个全局时钟网络。全局时钟网络由
4，推动整个器件的全局时钟线，提供所有的时钟
内的移动设备的资源。全局时钟的线条也可以用于控制信号
如清楚，预置，或输出使能。
MII51002 2.2
2-2第2章：MAX II架构
功能说明
MAX II器件手册©2023年10月的Altera公司
图2-1显示了MAX II器件的功能框图。
每个MAX II器件包含一个闪存块，在其平面布置图。在
EPM240的移动设备，该块位于该装置的左侧。EPM570
EPM1270和EPM2210器件，闪速存储器块位于左下角的
面积的装置。此快闪记忆体储存的大部分被划分为
专用配置闪存（CFM）块。CFM块提供非易失性
存储可用于所有的SRAM配置信息的。在CFM
自动下载和配置的逻辑和I / O上电时，
即时操作。
f对于上电时配置的更多信息，请参阅热插拔
和上电复位MAX II器件一章，MAX II器件手册。
MAX II器件内的快闪记忆体的部分被划分为一个小
阻止用户数据。该用户闪存（UFM）模块批号提供了8,192位
通用的用户存储。UFM提供可编程的端口连接到
用于读取和写入的逻辑阵列。此相邻LAB有三个行
块，用的列数不同的设备。
表2-1显示了劳顾会在每个装置中的行和列的数目，以及
EPM570的快闪记忆体领域中的LAB相邻的行和列数，
EPM1270，EPM2210设备。长LAB行充足的实验室扩展的行
行I / O模块批号从一个侧面相邻的短LAB行
的UFM块;作为劳顾会“列的宽度，其长度显示。
如图2-1所示，MAX II器件的框图
逻辑阵列
模块（LAB）
多轨
互连
多轨
互连
逻辑
元素
逻辑
元素
IOE
IOE
IOE IOE
逻辑
元素
逻辑
元素
IOE
IOE
逻辑
元素
逻辑
元素
IOE IOE
逻辑
元素
逻辑
元素
逻辑
元素
逻辑
元素
IOE IOE
逻辑
元素
逻辑
元素
第2章：MAX II架构2-3
功能说明
©2023年10月的Altera公司的MAX II器件手册
图2-2显示了一个平面图，MAX II器件。
表2-1所示。MAX II器件资源
设备UFM块LAB列
LAB行
龙LAB行总的LAB
短LAB行
（宽）（1）
EPM240 1 6 4 - 24
EPM570 1 12 4 3（3）57
EPM1270 1 16 7 3（5）127
EPM2210 1 20 10 3（7）221
注意表2-1：
（1）的长度，宽度是指劳顾会列数。
图2-2 MAX II器件平面布置图（注1）
注意：图2-2：
（1）所示的装置中，是一个EPM570装置。EPM1270和EPM2210器件有一个类似的平面布置图，与更多的LAB。EPM240设备，CFM
位于设备的左侧和UFM块。
UFM座
CFM座
I / O模块
逻辑阵列
块
I / O模块
逻辑阵列
块
2 GCLK
输入
2 GCLK
输入
I / O模块
2-4第2章：MAX II架构
逻辑阵列块
MAX II器件手册©2023年10月的Altera公司
逻辑阵列块
每个实验室由10个LE，LE进位链，LAB控制信号，本地互连，
的查找表（LUT）的链，以及寄存器链连接线。有26种也许
独特的投入，劳顾会，与此外10个本地的反馈输入线供电的LE
输出在同一个LAB。本地互连传输信号的LES
同一个实验室。LUT的链连接到相邻的一个LE的LUT的输出传送
LE快速连续LUT连接在同一个LAB。寄存器链
连接一个LE的寄存器的输出转移到相邻LE的寄存器
劳顾会内。的Quartus®II软件内的实验室或相关的逻辑
相邻LAB，允许使用的地方，LUT的链，和寄存器链连接
性能和面积效率。图2-3显示了MAX II“劳顾会”。
LAB器
劳顾会的本地互连驱动的LE在同一个实验室。劳顾会本地
互连是由行和列互连和LE在输出
同一个实验室。相邻劳顾会的，从左侧和右侧，也可以驱动一个LAB的本地
互连通过的的DirectLink连接的的DirectLink连接功能
最大限度地减少了使用的行和列互连，提供更高的性能
和灵活性。每个LE可以驱动30个LE本地和通过快速的的DirectLink
互连。图2-4显示的的DirectLink连接。
如图2-3所示。，MAX II LAB结构
注意：图2-3：
（1）从实验室到IOEs附近。
的的DirectLink
互连从
相邻的LAB
或IOE
的的DirectLink
互连到
相邻的LAB
或IOE
行互连
列互连
LAB局部互连
的的DirectLink
互连从
相邻的LAB
或IOE
的的DirectLink
互连到
相邻的LAB
或IOE
快速I / O连接
国际雇主组织（1）
快速I / O连接
国际雇主组织（1）
LE0
LE1
LE2
LE3
LE4
LE6
LE7
LE8
LE9
LE5
逻辑元件
第2章：MAX II架构2-5
逻辑阵列块
©2023年10月的Altera公司的MAX II器件手册
LAB控制信号
每个实验室都包含专门的逻辑驱动控制信号，它的LE。控制
信号涉及时钟，两个时钟使能，两个异步清除，一个
同步清楚，异步预置/负载，同步负载，并
加/减控制信号，提供最多10个控制信号在一个时间。
虽然同步负载和明确的信号时，一般都采用实行
计数器，。CL1也可以用于其他功能。

时钟使能信号是联系在一起的。例如，任何LE在一个特定的LAB使用
labclk1信号也使用labclkena1。假如实验室使用的上升沿和下降沿
一个时钟的边沿，它也使用两个LAB-的范围内的时钟信号。置为无效的时钟
在实验室范围内的时钟使能信号关闭。
每个实验室可以使用两个异步明确的信号，和一个异步加载/预置
信号。默认情况下中，Quartus II软件使用一个非门回推技术
达成预设值。假如您禁用非门回推“选项，或指定一个给定的寄存器
电高，使用的Quartus II软件，然后使用预设的
异步加载输入信号的异步加载数据绑高。
随着的宽，LAB-addnsub的控制信号，一个单一的，LE可以实现一比特的加法器
和减法。这样可以节省LE资源，提高逻辑功能的性能
如相关和有符号乘法器，加法和交替
减法取决于数据。
劳顾会列时钟[3 .. 0]，带动全局时钟网络，LAB本地
互连产生的实验室范围的控制信号。多轨互联
结构驱动LAB局部互连的非全局控制信号的产生。
多轨互连固有的低偏移使时钟和控制信号
除了数据的分布。图2-5显示了实验室控制信号的产生
电路。
图2-4。的的DirectLink连接
劳顾会
的的DirectLink
互连
向右
的的DirectLink互连从
对的的实验室或IOE输出
的的DirectLink互连从
左实验室或IOE输出
本地
互连
的的DirectLink
互连
左
LE0
LE1
LE2
LE3
LE4
LE6
LE7
LE8
LE9
LE5
逻辑元件
2-6第2章：MAX II架构
逻辑单元
MAX II器件手册©2023年10月的Altera公司
逻辑单元
在MAX II架构，LE，逻辑的最小单位是紧凑，并提供
先进的功能，运用有效的逻辑。每个LE包含一个4输入LUT，
这是一个函数发生器，可以实现任何功能的四个变量。在
此外，每个LE包含一个可编程寄存器和进位链进行选择
能力。一个单一的LE还支持动态单位加法或减法模式
LAB-控制信号选择。每个LE驱动所有类型的互连：
本地，行，列，LUT链，寄存器链的的DirectLink互连。看
图2-6。
如图2-5所示。实验室范围的控制信号
labclkena1
labclk1 labclk2
labclkena2
asyncload
或labpre
syncload
专用
劳顾会列
时钟
本地
互连
本地
互连
本地
互连
本地
互连
本地
互连
本地
互连
labclr1
labclr2
synclr
addnsub
4
第2章：MAX II架构2-7
逻辑单元
©2023年10月的Altera公司的MAX II器件手册
每个LE的可编程寄存器可以配置为D，T，JK或SR操作。每
寄存器中有数据，真正的异步加载数据，时钟，时钟使能，清楚，
异步加载/预置输入。全球信号，通用I / O引脚，或任何
LE可以驱动寄存器的时钟和明确的控制信号。无论是通用I / O
针或文献可以驱动的时钟使能，预置，异步加载，和异步
数据异步加载数据输入来自DATA3输入的LE。为
组合功能，LUT输出旁路寄存器和驱动器直接连接到
LE输出。
每个LE有三个输出，带动地方，行和列的布线资源。“
LUT或寄存器输出可以独立地驱动这三个输出。两个LE输出
驱动器的列或行的的DirectLink路由连接和一个驱动器本地
互连资源。这允许将LUT驱动一个输出，而寄存器
驱动一个输出。该寄存器的包装功能，提高了设备的运用率
由于该设备可以使用的寄存器和LUT无关的功能。另一
特殊包装模式允许寄存器的输出反馈到LUT的相同
LE，以便该寄存器扇出自己的LUT包装。这提供了另一种
机制，以提高拟合。LE也可以驱除注册和
LUT输出的未注册的版本。
MAX II LE图2-6。
labclk1
labclk2
labclr2
labpre / ALOAD
卡里-IN1
随身携带IN0
劳顾会随身携带
时钟和
时钟使能
选择
劳顾会进位
进位输出1
随身携带OUT0
查找
表
（LUT）的
携带
链
行，列，
和的的DirectLink
路由
行，列，
和的的DirectLink
路由
可编程
注册
PRN / ALD
CLRN
D Q
ENA
注册绕道
满
注册选择
芯片全
复位（DEV_CLRn）
labclkena1
labclkena2
同步
加载和
逻辑清楚
全LAB-
同步
加载
全LAB-
同步
清除
异步
清除/预设/
负载逻辑
DATA1
DATA2
DATA3
DATA4
LUT链
路由到下一LE的
labclr1
本地路由
寄存器链
产量
ADATA
addnsub
注册
反馈
寄存器链
路由从
以前的LE
2-8第2章：MAX II架构
逻辑单元
MAX II器件手册©2023年10月的Altera公司
LUT链和寄存器链
除了劳顾会内的三个通用布线输出的LE LUT
链和寄存器链输出。LUT链连接允许在同一个LUT的
劳顾会级联在一起的宽输入功能寄存器链输出允许
注册在同一个劳顾会级联在一起。寄存器链输出允许
劳顾会使用的LUT，一个单一的组合功能和寄存器被用于
一个不相关的移位寄存器实现。这些资源加快连接
实验室之间，同时节省了本地互连资源。请参阅“多轨
电“第2-12页的更多信息LUT链和寄存器链
连接。
addnsub信号
LE的动态加法/减法器的功能可以节省逻辑资源使用一组
个LE执行一个加法器和一个减法器。此功能是由控制
LAB-，宽控制信号addnsub的。addnsub信号设立劳顾会执行下列任
A + B或A - B的LUT计算加法，减法的计算方法扩展功能是加入
2的Entropy作者：张敬码的减法器。劳顾会广泛的信号转换为二进制
补充反转B̶位在实验室内设立进位为1，
添加一个最少的有效位（LSB）。的加法器/减法器的LSB（最低位），必须
放在第一LE劳顾会自动的的LAB-addnsub信号的
设立的进位中为1。的Quartus II编译器会自动将使用
加法器/减法器的功能时，使用加法器/减法器的参数化函数。
LE操作模式
MAX II LE可以工作在以下模式之一：
■“正常模式”
■“动态算术模式”
每种模式使用不同的LE资源。在每种模式下，有8个可用的输入
LE，劳顾会的本地互连四个数据输入，随身携带的IN0和carryin1
从以前的LE，劳顾会随身携带在从以前的进位链的实验室，并
寄存器链连接到不同的目的地实行
所需的逻辑函数。LAB-提供时钟信号，异步清零，
异步预置/负载，同步，同步负载，时钟使能
控制的寄存器。这些实验室范围内的信号可在所有LE模式下。“
addnsub控制信号是允许的运算模式。
的Quartus II软件结合使用参数化的功能，例如图书馆
参数化模块（LPM）功能，自动选择合适的
常见的功能，如计数器，加法器，减法器和算术模式
功能。
第2章：MAX II架构2-9
逻辑单元
©2023年10月的Altera公司的MAX II器件手册
普通模式
正常模式是合用于通用逻辑应用和组合
功能。在正常模式下，四个数据输入劳顾会的本地互连
一个四输入LUT的输入（参见图2-7）。的Quartus II编译器自动
选择进位或到LUT的输入信号作为一个数据3。每个LE可以使用
LUT链连接，以推动其组合直接输出到下LE
劳顾会。异步加载数据的寄存器来自DATA3输入的LE。
LE的包装在正常模式下支持寄存器。
动态算术模式
动态的的算术模式是抱负的执行加法器，计数器，
的累加器，广泛的奇偶校验功能，和比较器。LE动态算术
模式采用四2输入LUT配置是一个动态的加法/减法器。第一
两个2输入LUT计算根据一个也许的进行中的1或0的两个求和;
其他两个LUT的两个连锁的进位选择电路产生进位输出。
如图2-8所示，劳顾会进行信号选择进IN0
携带-IN1链。所选链的逻辑电平又决定平行的总和
产生输出作为组合或注册。例如，当
执行一个加法器，输出的总和是选择两个也许的计算
金额：
DATA1 DATA2 +进行IN0
或
DATA1 DATA2 +进行第1
图2-7 LE在正常模式
注意：图2-7：

DATA1
4输入
LUT
DATA2
DATA3
CIN（从COUT
以前的LE）
DATA4
addnsub（LAB广）
钟（LAB广）
ENA（LAB宽）
ACLR（LAB宽）
ALOAD
（劳顾会广）
ALD / PRE
CLRN
ð
Q
ENA
ADATA
sclear
（劳顾会广）
SLOAD
（劳顾会广）
寄存器链
连接
LUT链
连接
注册
链输出
行，列和
的的DirectLink路由
行，列和
的的DirectLink路由
本地路由
注册会员留言反馈
（1）
2-10第2章：MAX II架构
逻辑单元
MAX II器件手册©2023年10月的Altera公司
其他两个LUT使用DATA1和DATA2的信号，以产生两个也许的携带
信号：一个用于进位的1，而另一个为一个进位的0。随身携带的IN0信号行为
进进OUT0输出选择和随身携带的第1行为的carryselect
进OUT1输出。LE的运算模式中可以驱除注册
和未注册的版本的LUT的输出。
动态算术模式还提供了时钟使能，计数器使能，同步
向上/向下控制，同步清零，同步负载，和动态
加法器/减法器的选项。劳顾会的本地互连数据输入产生
计数器使能和同步上/下控制信号。同步清楚
和同步加载选项LAB-信号影响的所有寄存器
劳顾会的Quartus II软件会自动将不使用任何寄存器
计数器到其他实验室。addnsub LAB-信号控制是否LE
作为一个加法器或减法器。
进选择连锁
随身携带的选择链提供了一个非常快速的进行功能选择的LES
动态算术模式。随身携带的选择链使用随身携带的冗余计算
增长的速度进功能的LE被配置为计算一个输出
可以随身携带的0和1并行。随身携带的IN0和随身携带的第1
通过并行信号从较低阶位前馈入的高阶位
进位链和送入的LUT和进位链的下一个部分。Carryselect
链就可以开始在实验室内的任何LE。
图2-8 LE动态算术模式
注意：图2-8：
（1）addnsub信号被连接到的进位输入端只有一个进位链的第一LE。
DATA1的LUT
DATA2
DATA3
addnsub
（劳顾会广）
钟（LAB广）
ENA（LAB宽）
ACLR（LAB宽）
ALD / PRE
CLRN
ð
Q
ENA
ADATA
寄存器链
连接
LUT
LUT
LUT
随身携带OUT0进位输出1
劳顾会随身携带
随身携带IN0
卡里-IN1
（1）
sclear
（劳顾会广）
SLOAD
（劳顾会广）
LUT链
连接
注册
链输出
行，列和
直接链接路由
行，列和
直接链接路由
本地路由
ALOAD
（劳顾会广）
注册会员留言反馈
第2章：MAX II架构2-11
逻辑单元
©2023年10月的Altera公司的MAX II器件手册
进选择链的速度优势是在平行的预计算的
进位链。由于该实验室进行的选择预计算进位链，不是每个LE
在关键途径。只有LAB之间的传播延迟进行发电
（LE和LE 10），现在的关键途径的一部分。此功能允许MAX II
架构，以实现高速计数器，加法器，乘法器，奇偶校验功能，
和比较器的任意宽度。
图2-9显示了在劳顾会的10位全加器进行选择电路。一
的LUT生成部使用输入信号和两个比特的总和
适当携带位被路由到的LE的输出的总和。该寄存器可以
绕过简朴的加法器或累加器功能的另一部分的
LUT产生进位。一个LAB-进位位选择哪条链是用于
此外，给定的输入。随身携带的信号，每个链，随身携带的IN0或
进行第1，选择随身携带的进位信号的nexthigher
序位的最后的进位输出信号被路由到一个LE，在那里它被馈送到本地
行或列的互连。
图2-9。进选择连锁
LE3
LE2
LE1
A1 LE0
B1
A2
B2
A3
B3
A4
B4
SUM1
SUM2
SUM3
SUM4
LE9
LE8
LE7
A7 LE6
B7
A8
B8
A9
B9
A10
B10
Sum7
A6 LE5
B6
Sum6
A5 LE4
B5
Sum5
Sum8
Sum9
Sum10
0 1
0 1
劳顾会随身携带
劳顾会进位
LUT
LUT
LUT
LUT
DATA1
劳顾会随身携带
DATA2
随身携带IN0
卡里-IN1
随身携带OUT0进位输出1
总和
返回页首相邻的LAB
2-12第2章：MAX II架构
多轨互连
MAX II器件手册©2023年10月的Altera公司
的Quartus II软件在设计过程中自动创建进位链逻辑
解决，或者你可以手动创建ÆÆ它在设计过程中进入。参数
LPM函数的功能，如自动进位链的优势
相应的功能。的Quartus II软件创建ÆÆ进位链长度超过10个LE
，连接相邻实验室在同一行，自动的结合在一起。进位链
可以水平延伸到一个完整的LAB行，但不延伸之间劳顾
行。
清零和预设功能的逻辑控制
LAB-信号控制寄存器的逻辑清楚，预置信号。勒
直接支持异步清零和预置功能。注册预设
实现通过异步一个逻辑高的负载。MAX II器件支持
同时的预置/异步加载和明确的信号。一个异步清零
信号的优先顺序，假如两个信号同时被断言。每个LAB
最多可支持2清除和一个预设的信号。
除了明确和预设的端口，MAX II器件提供了一个芯片全复位引脚
（DEV_CLRn），复位所有器件中的寄存器。在compile-之前在选项设立
在的Quartus II软件控制该引脚。该芯片全复位覆盖所有其他
控制信号，并使用其自己的专用布线资源（也就是，它不使用
任何四个全球性的资源）。上电时或之前推动这一信号
释放内清除的设计，防止用户模式。这使您可以控制
被释放时，明确的设备刚刚启动的。假如其chipwide未设立
复位功能，DEV_CLRn的引脚是一个普通的I / O引脚。
默认情况下，所有的寄存器被设立为在MAX II器件功率，低。然而，这
电状态，可以进入设计过程中使用的各个寄存器的设立为“高”
在的Quartus II软件。
多轨互连
MAX II架构，文献，UFM和设备之间的连接的I / O引脚
多轨互联结构中所提供的多轨互联
由连续的性能优化布线的线间和intradesign
模块之间连接的Quartus II编译器会自动将关键
设计速度更快的互连途径，以提高设计的性能。
多轨互连由行和列互连，跨度固定
的距离。资源的所有设备具有固定的长度允许的路由结构
可预见的和短的延迟，逻辑电平之间，而不是大的延迟
与全球或长走线专用行互连路由信号和
在同一行内的“劳顾会”。这些行的资源涉及：
■的的DirectLink实验室之间的互连
■R4互连向左或向右穿越四个实验室
有关说明互连允许劳顾会开车到其本地互连
左，右的邻居。有关说明互连提供了快速的通信
相邻LAB之间的和/或不使用行互连资源块。
第2章：MAX II架构2-13
多轨互连
©2023年10月的Altera公司的MAX II器件手册
R4的互连跨度4实验室和用于快速行连接在一个四
劳顾会的地区。每个实验室都有自己的一套R4互连驱动或左或右。
图2-10显示了从劳顾会的R4互连连接。R4互连可以
驱动和将推动行IOEs。对于实验室的接口，一个重要的实验室或水平
劳顾会的邻居可以驱动一个给定的R4互连。对于R4互连接口，驱动器
对的的，主劳顾会和右邻驱动的互连。对于R4
器，驱动器的左侧，主劳顾会和其左邻驱动
互连。R4互连可以带动其他R4互连延长
他们可以驾驶的LAB范围。R4互连也可以驾驶C4互连
从一行到另一连接。
该柱互连的操作类似的行互连的每一列
实验室是一个专门列互连，垂直路由信号提供
和的劳顾会和行和列IOEs的的这些列的资源涉及：
■LUT链连接在一个LAB
■寄存器链连接在一个LAB
■C4互连遍历中的向上和向下方向的距离为4的LAB
MAX II器件还涉及一个增强的互连结构在实验室进行路由
LE LE输入连接输出到使用LUT链连接，并注册
链连接。LUT链连接允许的组合输出的一个
LE直接驱动的快速输入的LE下方，绕过了本地
互连。这些资源可以被用作一个高速连接宽风扇