实验五计时器和倒计时的系统标准设计.docx
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 计时器 倒计时 系统 标准 设计
- 资源描述:
-
桂林电子科技大学 试验汇报 -第二学期 开 课 单 位 海洋信息工程学院 适用年级、专业 13级电子信息工程 课 程 名 称 EDA技术和应用 主 讲 教 师 覃琴 实 验 名 称 计时器和倒计时器系统设计 学 号 姓 名 魏春梅 试验五 计时器和倒计时系统设计 一、 试验目标 ① 掌握用Verilog HDL文本输入法设计计时电路方法,并听歌电路仿真和硬件验证,深入了解计时器功效和特征。 ② 掌握用Verilog HDL文本输入法设计倒计时电路方法,并听歌电路仿真和硬件验证,深入了解倒计时器功效和特征。 二、 试验原理 ① 计时器 二十四小时计时器电路框图图8.1所表示。 二十四小时计时器由2个60进制加计数器和1个24进制加计数器组成,输入CLK为1Hz(s)时钟,经过60进制加计数后产生1分钟进位时钟信号,在进过60进制加计数后产生1小时进位时钟信号送给24进制加计数器进行加计数,当加计数达成23:59:59后,再来一个秒脉冲,产生时进位输出,将两个60进制加计数器和一个24进制加计数器输出送数码管显示。得到计时器显示结果,其中秒脉冲有EDA实训仪上20MHz晶振分频得到。 ② 倒计时器 二十四小时倒计时器电路图8.2以下 二十四小时倒计时器有2个60进制减计数器和一个24进制减计数器组成,输入CLK为1Hz(s)时钟,经过60进制减计数产生1分钟借位时钟信号,再经过60进制减计数后产生1小时借位时钟信号24进制减计数器进行减计数,当减计数抵达00:00:00后,产生时借位输出,同时二十四小时进制减计数器进行减计数,并发出提醒信号,将两个60进制减计数器和一个24进制减计数器输出送数码管显示,得到倒计时显示结果,其中,秒脉冲有EDA实训仪上20MHz晶振分频得到。 三、 试验设备 ① EDA实训仪一台 ② 计算机一台(装有Quartus 2软件) 四、 试验内容 ① 计时器 在Quartus 2软件中,根据试验原理中二十四小时计时器电路框图,用Verilog HDL编程设计计时器电路,然而进行编辑’编译、仿真、引脚设定,并下载到EDA实训仪中进行验证。 注:用EDA实训仪上20MHz晶振作为计时器时钟输入端,按键S8~S6分别作为计时器校时、校分、校秒输入端,拨动开关S0作为计时器清零输入端,拨动开关S1作为计时器暂停输入端,用数码管SEG5~SEG0分别作为时、分、秒输出端,用发光二极管L0作为进位输出端COUT。 ② 倒计时器 在Quartus 2软件中,根据试验原理中二十四小时倒计时器电路框图,用Verilog HDL编程设计倒计时器电路,然后进行编辑、编译、仿真、引脚锁定,并下载到EDA实训仪中进行验证。 注:用EDA实训仪上20MHz晶振作为计时器时钟输入端,按键S8~S6分别作为计时器校时、校分、校秒输入端,拨动开关S0作为计时器清零输入端,拨动开关S1作为计时器暂停输入端,用数码管SEG5~SEG0分别作为时、分、秒输出端,用发光二极管L0作为进位输出端COUT。 五、 试验预习要求 ① 复习理论书本相关计数器内容,并认真阅读试验指导书,分析、掌握试验原理,熟悉理论书本中Quartus 2软件使用方法。 ② 根据试验内容要求,编写对应试验程序,写出对应试验步骤。 试验步骤 1建立工程文件jishiqi。新建Verilog HDL文件编写60进制和24进制加减计时器。 2建立波形仿真。 3编译下载 (1)源程序 (2)六十进制加减计时器波形仿真图 (3)二十四进制加减计时器源程序 (4)二十四进制波形仿真图 (5)计时器原理图 (6)计时器原理图波形仿真 波形图中红色圆圈为延时区域。 当clrn为高电平时,清零 (7)结果图 六、 试验总结 ① 总结用Verilog HDL进行分频器和计数器电路设计方法。 此次试验为计时器。Clk是秒时钟输入端;clrn是清除输入端,低电平有效。Jm,jf,js是校正秒,分,时输入端。下降沿有效;qm[7..0]、qf[7..0]、qs[7..0]分别是秒、分、时输出端,当sel为1时,为计时器,当sel为0时,为到计时器。Cout是脉冲输出端。 ② 对此次试验进行总结 由仿真结果得悉clrn为高电平时,输出为0。当clrn为低电平时,sel为1时,qm[7..0]、qf[7..0]进行从0到59加法计数;qs[7..0]进行从0到23加法计数。Sel为0时候,qm[7..0]、qf[7..0]进行从0到59减法计数;qs[7..0]进行从0到23减法计数。 这次试验在完成程序仿真调试过程中,出现了很多小问题,这些问题即使简单,但真正处理起来还是比较棘手。比如,仿真不出波形。后面发觉是要设置成16进制状态下。波形出来后,发觉只实现时间加,而减法没有用到。经过检验原来是在源程序里忘记加~sel语句了。数码管显示时、分、秒位置错乱,或是某一位数码管不亮,原来是pin设置错误,为了处理这个问题,又重新设置pin。展开阅读全文
咨信网温馨提示:1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,个别因单元格分列造成显示页码不一将协商解决,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前可先查看【教您几个在下载文档中可以更好的避免被坑】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时联系平台进行协调解决,联系【微信客服】、【QQ客服】,若有其他问题请点击或扫码反馈【服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【版权申诉】”,意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:0574-28810668;投诉电话:18658249818。




实验五计时器和倒计时的系统标准设计.docx



实名认证













自信AI助手
















微信客服
客服QQ
发送邮件
意见反馈



链接地址:https://www.zixin.com.cn/doc/2883138.html