《微机原理及其应用》课程设计-存储器扩展系统设计毕业设计论文.doc
《《微机原理及其应用》课程设计-存储器扩展系统设计毕业设计论文.doc》由会员分享,可在线阅读,更多相关《《微机原理及其应用》课程设计-存储器扩展系统设计毕业设计论文.doc(21页珍藏版)》请在咨信网上搜索。
1、微机原理及其应用课程设计论文格式共包括以下两个部分:(一)论文部分一、 封面具体格式见下面样例。二、 正文论文的主体部分,针对所做的设计题目进行相应的论述。具体格式见下面样例。三、 总结对完成的课程设计的总结和体会,字数要求在300500字之间。四、 参考文献在设计过程中,查阅的资的列表,要求3篇以上。(二)图纸部分图纸要求:1、 以标准的A3白图纸打印,尺寸:420297(mm)2、 图纸布局如下图所示:3、右下图标尺寸及欺项目如下:微 机 原 理课程设计论文姓 名: 翁元炉 班 级: 信工 042 学 号: 32 指导教师: 陈伟利 日 期: 目 录一、课程设计题目及要求 11、题目 12
2、、课程设计要求 1二、课程设计目的 1三、8086芯片及相关外围器件选用介绍 11、8086芯片 12、2864芯片(EEPROM) 83、6264芯片(静态RAM) 94、键盘/显示器接口芯片8279 115、译码器74LS138 136、地址锁存器74LS373 147、LED数码管显示 158、键盘接口设计 15四、系统软件设计五、总结六、参考文献 (另附总电路图一张)一、课程设计题目及要求1、题目:存储器扩展系统设计2、课程设计要求1)可以用键盘向存储器内写入和读出数据,并用LED数据管显示。2)数据输入可用10进制或16进制(可选)。3)地址采用16进制显示。采用1片6164(RAM
3、)和1片2864(EEROM)对8086进行外围存储器扩展,使学生进一步理解扩展存储器的硬件连接方法和级联硬件连接方法。同时,本设计还使用8279键盘/显示接口芯片为8086扩展了16个键盘和6位7段数码管显示块。方便在程序调试时,对程序进行测试。通过本设计使设计同学了解8086的外围硬件设计的全过程,加深学生对8086及相关的外围器件认识和理解。为将来走向工作出岗位打下坚实的基础。二、课程设计目的:1通过微型计算机原理及应用课程设计,使学生能够进一步了解微型计算机工作原理, 微型计算机的硬件结构及微型计算机软件编程。2要求学生根据接口电路的硬件要求进行计算机的汇编语言程序设计,使学生的软件编
4、程能力得到加强,对接口电路的综合应用能力有较大提高。三、8086芯片及相关外围器件选用介绍 1、8086芯片 8086是一个40管脚的器件,外部采用40芯双列直插式封装。图一是8086的引脚图,括号内为最大模式下引脚的定义。为了便于组成不同规模的系统, Intel公司为8086设计了两种工作模式。在不同的工作模式下,管脚的定义不同。8086的各类信号线包括20根地址线,16根数据线及控制线、状态线、时钟、电源和地线等。总线大大超过了40根线。因此,为了满足封装的要求,必须采用一线多用的方法。图一 8086引脚图下面介绍各引脚的功能及特点:1)数据总线D0D15 16位,双向传输, 可分别使用其
5、低8位或高8位,该总线与地址总线A0A15共用CPU引脚形成复用总线AD0AD15, 地址、数据分时传送。2)地址总线A0A1920位,单向,地址由CPU产生,用于寻址访问存储器单元或IO端口。A0A15与D0D15复用,A16A19与状态信号S3S6复用(A16/S3 A19/S6)。其中AD15AD0地址数据复用信号(标号216、39),双向,三态。 在总线周期的T1状态(地址周期)AD15AD0上出现的 是低16位的地址信号A15A0;在T3状态(数据周期)AD15AD0上出 现的是数据信号D15D0。作为分时复用管脚,因为既做地址信号,又做数据信号,因此是双向信号。 在总线周期的T1状
6、态AD15AD0输出CPU所要访问的存储器或者I/O端口的地址; 而在总线周期的T3状态,AD15AD0上出现的是CPU和存储器或I/O端口交换的数据。T2状态对于读周期和写周期来说AD15AD0上的状态是不同的: 在是读周期, AD15AD0要从CPU驱动(地址周期)切换为存储器或I/O端口驱动(数据周期),AD15AD0管脚需要在一个状态周期内维持高阻状态,以便不同总线驱动源的切换。如果是写周期,地址和数据信号都是由CPU驱动,所以CPU从T2开始便输出数据。T2T3都是数据周期。A19/S6A16/S3 (Address/Status):地址状态复用信号(标号3538),输出。 在总线周
7、期的T1状态(地址周期)A19/S6A16/S3上出现的是地址的高4位。在T2T4状态,A19/S6A16/S3上输出状态信息。3)状态信号S3S6S6:指示8086当前是否与总线相连。S60表示8086连在总线上。S5:表示中断允许标志状态。S51表示中断允许标志IF1(对可屏蔽中断请求起作用)。S50表示IF0,禁止可屏蔽中断。S4和S3用来指出当前使用的段寄存器。 S4、S3代码组合对应的含义如表4.2.1所示:表1S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS地址和状态信号也都是由CPU驱动, 所以T1地址周期之后,紧接着的T2T4是状态周期。4)控
8、制信号 与CPU工作模式无关的信号有:BHE#、NMI、INTR、RD#、CLK、RESET、READY#、TEST#、MN/MX#、GND最小模式下控制信号M/IO#(Memory/Input and Output): 存储器或者I/O控制信号(标号28),输出,三态。M/IO#输出为高电平,指示CPU正在执行存储器访问指令, 进行和存储器之间数据交互; 如果为低电平,表示CPU正在执行I/O指令, 进行和I/O接口之间数据传输。为1时,CPU作存储器访问;为0时,CPU作端口访问。DT/R#(Data Transmit/Receive):数据驱动器数据流向控制信号(标号27),输出,三态。
9、在8086系统中,通常采用8286或8287作为数据总线的驱动器, 用DT/R#信号来控制数据驱动器的数据传送方向。当DT/R#1时,数据驱动器进行数据发送;DT/R#0时,数据驱动器进行数据接收。用于控制双向数据总线收发器的驱动方向。BHE#/S7(O):为0时,总线高字节允许传送;为1时,总线高字节禁止传送。BHE#控制对存储器按双字节输出时,高字节总线允许打开传送。即只给一个字地址,输出两个字节。S7备用。RD#(Read):读信号(标号32),输出,三态。RD#信号有效,表示CPU执行一个对存储器或I/O端口的读操作,在一个读操作的总线周期中,RD#在T2T3状态中有效,为低电平。为0
10、时,CPU作读操作。WR#(Write):写信号(标号29),输出,三态。WR#信号有效,表示CPU执行一个对存储器或I/O端口写操作,在写操作总线周期中,WR#在T2T3状态中有效,为低电平。为0时,CPU作写操作;M/IO#,RD#, WR#组合成系统的存储器和端口的读写信号: MEMR#,MEMW#,IOR#,IOW#。高电平有效时,将地址存入外部地址锁存器。通常用RD#以及WR#信号控制存储器或I/O的读出和写入端。RD#和 WR#指出CPU当前进行的是读还是写操作, 它和M/IO#信号一起,指出当前进行的是存储器读、I/O读、存储器写、I/O写四种操作中的哪一种。RD#和WR#信号除
11、了在T2T3状态中有效外,还在TW(等待)状态有效。表4.2.2为对存储器或I/O的读写操作选择。表 2RD#WR#M/IO#对应的操作010I/O写操作011存储器写操作100I/O读操作101存储器读操作DEN#(Data Enable)(O):数据使能信号(标号26),输出,三态,低电平有效。 用于数据总线驱动器的控制信号。为0时,数据输出有效,与DT/R#配合,用于控制双向数据总线收发器的开与关。CPU的信号线上,特别是地址、数据、控制线上, 通常连接多个器件,也就是说, CPU的每根信号线要带多个负载,为增强其负载能力,通常在CPU的地址、 数据、控制线上设计驱动器。因地址信号采用8
12、282地址锁存器锁存,其本身具有较强的负载能力,所以不再另加驱动器。数据线驱动一般采用双向数据驱动器8286。DEN#用作对数据驱动器的使能。DEN#在存储器或I/O访问周期或中断响应周期都为低电平, 即为有效电平。如果是读周期或者中断响应周期,DEN#从T2状态中开始有效,一直到T4状态中结束;如果是写周期,则从T2状态的开始就是有效电平。在DMA方式时,DEN#被置为高阻状态。 ALE(Address Latch Enable)(O):地址锁存使能信号(标号25),输出,高电平有效。是用来作为地址锁存器的锁存控制信号。8086的AD15AD0是地址数据复用信号,地址信息仅在T1状态有效,为
13、了使地址信号在整个读写周期都有效, 通常要用ALE把地址信号锁存在地址锁存器当中为1时, 地址锁存允许,高电平有效时,控制将地址存入外部地址锁存器。NMI(Non-Maskable Interrupt):非屏蔽中断请求(标号17),输入,上升沿有效。NMI不受中断允许标志的影响。 当CPU检测到NMI有一个正沿触发的信号以后, CPU执行完当前指令便响应中断类型号为2的非屏蔽中断请求。为1时,(上升沿)产生不可屏蔽中断请求。非屏蔽中断是不受中断允许标志IF的影响的,不能用软件进行屏蔽。INTR(Interrupt Request): 可屏蔽中断请求(标号18),输入,高电平有效。 如果INTR
14、信号有效, 当CPU的中断允许标志IF1时,CPU结束当前指令后,响应INTR中断。为1时,产生可屏蔽中断请求。可屏蔽中断要根据中断允许标志的设置来判断 CPU是否能响应中断请求。当INTR信号有效,同时中断允许标志IF为1的时候,CPU才会响应中断去执行一个中断处理子程序。需要注意的是,不论是非屏蔽中断还是可屏蔽中断, CPU都是在每条指令的最后一拍去采样中断请求信号的。 如果有中断请求,又符合中断响应条件,CPU将在执行完当前指令之后进入中断响应周期。也就是说在指令执行中是不可以中断的。 NMI和INTR是8086/8088的两条硬件中断请求输入线。INTA#(Interrupt Requ
15、est Ask)中断的响应信号, 输出,为0时,CPU对INTR中断的响应。 本信号与INTR构成一对联络信号,INTR请求,INTA#是CPU对INTR请求的回答,为0时表示接受申请。TEST#(Test):测试信号(标号23),输入低电平有效。TEST#信号和WAIT指令结合起来使用,在CPU执行WAIT指令时,CPU便一直处于空转状态,进行等待。 只有当8086检测到TEST#信号有效时,才结束等待状态, 继续执行WAIT之后的指令。 为0时,结束CPU的等待状态。RESET复位信号(标号21),输入,高电平有效。 复位信号有效时,CPU结束当前操作并对标志寄存器FLAG 、IP、DS、
16、SS、ES及指令队列清零,并将CS设置为FFFFH。 当复位信号撤除时,(即电平由高变低时)CPU从FFFF0H开始执行程序。 这也是8086系统程序的起始地址,即开机后程序的起始位置。一般的8086系统,将系统程序固化在ROM中,ROM的地址应包含FFFF0H。READY(Ready):准备好信号(标号22),输入,高电平有效。为了CPU能和不同速度的存储器或I/O接口进行连接, 设计了READY信号。CPU在每个总线周期的T3状态对READY进行采样。 当READY信号有效时表示存储器或I/O准备好发送或接收数据。CPU执行典型的总线周期,在4个T状态内完成总线操作。 如果存储器或I/O的
17、速度较慢,不能与CPU的速度相匹配,可令READY为低。CPU在T3采样到READY为低电平以后,便在T3之后插入Tw, 延长读写周期,使CPU能和较慢速度的存储器或I/O接口相匹配。 为1时,被访问部件准备就绪;为0时,被访问部件未准备就绪。MN/MX#(Minimum/Maximum Mode Control):最大最小模式控制信号(标号33),输入。决定8086工作在哪种工作模式。如果MN/MX#1(+5V),CPU工作在最小模式。MN/MX#0(接地), CPU则工作在最大模式。HOLD(Hold Request):总线保持请求(标号31),输入,高电平有效。当系统当中除CPU之外的另
18、一个总线主模块(如DMA)要求使用总线时,该总线主模块通过HOLD信号向CPU发出总线请求。如果CPU允许让出总线,就在完成当前总线周期后,在T4状态通过HLDA管脚发出应答信号,响应总线的请求。为1时,总线使用请求;为0时,总线回收请求。HLDA(Hold Request Ask)总线保持响应信号,输出,高电平有效。HLDA有效时表示CPU响应了其他总线主的总线请求, 一旦HLDA有效,CPU的数据地址控制信号变为高阻状态, 而请求总线的总线主(DMA)获得了总线权。 为1时,总线使用请求的响应;为0时,总线回收请求的响应。 DMA即“直接存储器访问”。在DMA方式下,外部设备利用专用的控制
19、电路直接和存储器进行高速的数据传送, 而不经过CPU。这样,传输时就不必进行CPU执行程序过程中完成的地址增量、计数器减量,以及在中断方式下CPU保护现场、 恢复现场之类的操作,大大提高了数据传送的速度。在利用DMA方式进行数据传输时, DMA控制系统总线,因此在DMA开始工作之前,首先要向CPU发出申请总线的请求,令CPU让出总线。这个请求是由DMA设置HOLD信号有效产生的。2、2864芯片(EEPROM)常用的EEPROM芯片有2816、2817、2864A等。主要的性能指标为:读取时间250ns、写入时间10ns(2816 15ns)、字节擦除时间10ns(2816 15ns)、读操作
20、电压5v、擦写操作电压5v、操作电流110mA。此存储器主要特点是能以字节为单位进行擦除和改写,而且不须把芯片拔下插入编程器编程,在用户系统中即可进行。除了并行读出的EEPROM外,现在也经常使用串行的EEPROM。2864的引脚如图二所示。其引脚分布是与SRAM 6264兼容的,也采用双列直插式机构,其中数据线8根,地址线13根。在维持和读出时,2864和6264相同,在写入时有字节和页面写入两种方法,页面写入是在2864内部设有16字节的页缓冲器,整个存储器存储阵列划分为512页(每页16字节)。写入时,首先把数据写入页缓冲器,然后再在其内部定时电路的控制下,把页缓冲器的数据写入指定的EE
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机原理及其应用 微机 原理 及其 应用 课程设计 存储器 扩展 系统 设计 毕业设计 论文
1、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
2、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
3、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
4、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【可****】。
5、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
6、文档遇到问题,请及时私信或留言给本站上传会员【可****】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。