电子技术(第2版)第7章组合逻辑电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,掌握组合逻辑电路的分析方法；,掌握组合逻辑电路的简单设计方法；,掌握编码器、译码器的功能及应用。,本章学习要求,第7章 组合逻辑电路,7.1 组合逻辑电路的分析,7.2 组合逻辑电路的设计方法,7.3 组合逻辑电路的竞争冒险,7.4 编码器与译码器,7.5 实验 组合逻辑电路功能测试,7.6 实训1 三变量组合逻辑电路设计,7.7 实训2 译码显示电路设计,7.8 本章小结,7.9 习题,本章大纲,7.1.1 组合逻辑电路功能的描述,组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。,组合逻辑电路的输出仅取决于该时刻输入信号状态的组合，而与电路原来的状态无关，其输入输出框图如图7-1所示。,7.1 组合逻辑电路的分析,图7-1 组合逻辑电路输入输出框图,描述组合逻辑函数的逻辑功能，可以采用逻辑图、逻辑表达式、真值表等方法。组合逻辑电路的输出与输入间的逻辑关系可以用一组逻辑函数来表示。,组合逻辑电路的分析步骤如图7-2所示。,图7-2 组合逻辑电路分析步骤,上述分析步骤是通用的，而实际在分析中可能有所不同。如有些组合逻辑电路，化简或变换后的逻辑表达式非常简单，能够直接看出其所实现的逻辑功能；若化简或变换后的逻辑表达式仍然比较复杂，特别是有多个输出时，则需要通过真值表进行逻辑功能的分析、判断。,【例,7-1,】分析如图7-3所示逻辑电路的功能。,解：,1.根据电路写出逻辑表达式。,图7-3 逻辑电路,2.列出真值表见表7-1。,表7-1真值表,A,B,C,L,1,L,2,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,3.逻辑功能分析,从真值表可以看到，,L,1,为,A,、,B,、,C,三个数相加的和，,L,2,为进位。所以此电路实现了考虑低位进位的一位二进制数的加法功能，这种电路被称为全加器。,根据真值表，写出设计问题的逻辑函数表达式。,用SSI逻辑门实现组合逻辑设计时，化简逻辑函数表达式，得到最简的逻辑函数表达式；用MSI集成组件实现组合逻辑设计时，应该把逻辑函数表达式变换成与所用器件的逻辑函数式相同或类似的适当形式。,按最简或适当形式的逻辑函数表达式画出逻辑电路图。,判别和消除竞争冒险现象。,组合逻辑电路的设计步骤如图7-4所示。,图7-4 组合逻辑电路的设计步骤,【例,7-2,】设计一个三人表决电路，结果按“少数服从多数”的原则决定。,解：,1.逻辑问题分析,设三人的意见为变量,A,、,B,、,C,，表决结果为函数,L,。对变量及函数进行如下状态赋值：对于变量,A,、,B,、,C,，设同意为逻辑1，不同意为逻辑0。对于函数,L,，设事情通过为逻辑1，没通过为逻辑0。,2.列出真值表，如表7-2所示。,3.由真值表写出逻辑表达式并化简：,则相应逻辑电路如图7-6所示。,图7-5 与或门实现的逻辑电路 图7-6 与非门实现的逻辑电路,7.3.1 产生竞争冒险的原因,为了保证电路可靠工作，必须消除竞争冒险，消除的前提就是要分析产生竞争冒险的原因。,1组合逻辑电路的竞争冒险现象,信号经过不同路径达到同一点的时间有先有后，称为竞争，大多数组合电路都存在这种现象。当电路的某个输入量发生变化，在输出端出现了按电路逻辑功能不应有的尖脉冲，这种现象称为冒险现象。,我们知道，半导体器件的开通和关断都有延迟时间，因此组合逻辑门电路在工作时，也是有延迟时间的。由于各个门的延迟时间不同，如两个信号到达下一级门电路输入端的时间不同，当组合逻辑电路中存在由反相器产生的互补信号，状态发生变化时，组合逻辑电路有可能产生瞬间的错误输出。这一现象称为竞争冒险。,2产生竞争冒险的原因,（a）逻辑图 （b）波形图 图7-7 产生1冒险,（a）逻辑图 （b）波形图图7-8 产生0冒险,图7-9 竞争冒险,7.3.2 消除竞争冒险的方法,当组合逻辑电路存在冒险现象时，可以从两方面入手来消除。,1修改硬件电路,（1）接入输出滤波电容,由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为420pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。,这种方法简单易行，但会破坏输出波形，且会引入附加延时。,（2）增加选通信号,在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。,注意以下问题：,如输出门为与门、与非门，则选通脉冲要用正脉冲；如输出门为或门、或非门，则选通脉冲要用负脉冲。,加选通脉冲后，电路的输出将不是电平信号，而是脉冲信号。,电路对选通脉冲的宽度和产生时间有严格的要求。,2修改逻辑设计,（1）加冗余项,前面已分析 中存在冒险现象。如在逻辑表达式中增加乘积项,AB,，使其变为 ，则在原来产生冒险的条件,A,=,B,=1时，,L,=1，不会产生冒险。函数增加了乘积项,AB,后，已不是“最简”，故这种乘积项称冗余项。,（2）变换逻辑式，消去互补变量,存在冒险现象。如将其变换为 ，则在原来产生冒险的条件,A,C,0时，,L,=0，不会产生冒险。,7.4.1 编码器,随着微电子技术的发展，一些数字系统中经常使用组合逻辑电路，如编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶校验器等，已有中、小规模的标准化集成产品，不需要我们用门电路设计，并且利用这些MSI可以实现其他功能的逻辑函数。,编码是将字母、数字、符号等信息编成一组二进制代码。编码器的功能是将输入信号转换成一定的二进制代码，即实现用二进制代码表示相应的输入信号。,常用的编码器有普通编码器和优先编码器两类。,1二进制编码器,二进制编码器的逻辑功能是将2n个输入信号，编成n位二进制代码输出。,7.4 编码器与译码器,用门电路实现逻辑电路如图7-10所示。,图7-10 3位二进制编码器,2优先编码器,普通编码器在任一时刻，只允许在一个输入端加入有效电平，当有两个以上输入端加入有效电平时，编码器的输出状态将是混乱的。优先编码器允许同时输入两个以上的编码信号，给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。,图7-11 74148的引脚图,表7-474148优先编码器真值表,输 入,输 出,EI I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,A,2,A,1,A,0,GS EO,1 ,1 1 1 1 1,0 1 1 1 1 1 1 1 1,1 1 1 1 0,0 0,0 0 0 0 1,0 0 1,0 0 1 0 1,0 0 1 1,0 1 0 0 1,0 0 1 1 1,0 1 1 0 1,0 0 1 1 1 1,1 0 0 0 1,0 0 1 1 1 1 1,1 0 1 0 1,0 0 1 1 1 1 1 1,1 1 0 0 1,0 0 1 1 1 1 1 1 1,1 1 1 0 1,3编码器的扩展,图7-13 串行扩展实现的16线-4线优先编码器,7.4.2 译码器,译码是编码的逆过程，其逻辑功能是将每一组代码的含义“翻译”出来，即将每一组代码译为一个特定的输出信号，表示它原来所代表的信息。能完成译码功能的逻辑电路称为译码器。,1二进制译码器,（1）译码器原理,假设译码器有,n,个输入信号和,N,个输出信号，如果,N,=2,n,，就称为全译码器，常见的全译码器有2线-4线译码器、3线-8线译码器、4线-16线译码器等。如果,N,2,n,，称为部分译码器，如二-十进制译码器（也称作4线-10线译码器）等。,可用门电路实现2线-4线译码器，逻辑图如图7-14所示。,图7-14 2线-4线译码器逻辑图,（2）集成译码器-二进制译码器74138,图7-15 74138引脚图,图7-16 74138集成译码器逻辑图,表7-63线-8线译码器74138的功能表,输 入,输 出,G,1,G,2A,G,2B,A,2,A,1,A,0,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,1 ,1,0 ,1 0 0,1 0 0,1 0 0,1 0 0,1 0 0,1 0 0,1 0 0,1 0 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,0 1 1 1 1 1 1 1,1 0 1 1 1 1 1 1,1 1 0 1 1 1 1 1,1 1 1 0 1 1 1 1,1 1 1 1 0 1 1 1,1 1 1 1 1 0 1 1,1 1 1 1 1 1 0 1,1 1 1 1 1 1 1 0,2译码器的扩展,图7-17 两片74138扩展为4线-16线译码器,3显示译码器,在数字系统中，常常需要将某些数字或运算的结果显示出来。这些数字量要先经过译码，才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。数字显示译码器通常由译码器、驱动电路和显示器三部分组成,图7-18 七段数字显示器及发光段组合图,图7-19 七段数字显示器的内部接法,图7-20 7448的引脚图,图7-21 译码显示电路,扩展内容,半加器：,全加器：,键控8421BCD码编码器：,加法器的应用：,四选一数据选择器：,7.5 实验 组合逻辑电路功能测试,一 实验目的,1.掌握二进制译码器和七段显示译码器的逻辑功能；,2.了解各种译码器之间的差异，能正确选择译码器。,二 实验器材,数字逻辑实验箱，示波器，74LS138，74LS20，导线若干,1.74LS138功能测试。,将74LS138输出Y7Y0接LED0/1指示器，地址A2A1A0输入接0/1开关变量，使能端接固定电平（,V,CC或地）。,G,1,G,2A,G,2B,100时，任意扳动0/1开关，观察LED显示状态，记录之。,G,1,G,2A,G,2B,=100时，按二进制顺序扳动0/1开关，观察LED显示状态，并与功能表对照，记录之。,2.按图7-22连接电路，测试电路逻辑功能，列出逻辑函数F的真值表。,3.按图7-23连接电路，使能端G,1,接方波输入数据，频率以眼睛分辨得出的LED闪动为准。改变地址开关量，观察LED闪动位置变化情况。方波输入和输出F接双踪示波器，调节方波频率使示波器稳定显示，比较输入输出波形。G,1,接高电平，方波输入数据接到G,2A,（或G,2B,）另一低电平有效的使能端接地，用示波器比较输入数据和输出数据的相位关系，并与前一接法进行比较。,三 实验内容及步骤,三 实验内容及步骤,图7-22 电路逻辑功能测试 图7-23 接方波的电路逻辑功能测试,四 预习要求,预习教材相关章节内容。,1.74LS138功能验证结论；,2.逻辑函数F的真值表和相关结论。,五 实验报告,7.6 实训1 三变量组合逻辑电路设计,一 实训目的,1.能用指定芯片完成组合逻辑电路的设计；,2.用实验验证所设计的逻辑电路的逻辑功能；,3.熟悉并正确使用各种集成门电路。,二 设计要求,1.根据题意列出输入、输出真值表；,2.对函数表达式进行化简和变换；,3.利用指定门电路（如74LS20等）实现逻辑功能。,三 实训器材,数字逻辑实验箱，74LS00，74LS20，导线若干。,1.用74LS20设计一表决逻辑电路，设有三个输入变量,A,、,B,、,C,，当输入变量中有两个或3个全为高电平“1”时，输出Y为“l”。要求：画出接线图。,2.静态测试：,按接线图连接电路，变量,A,、,B,、,C,用0/1开关信号，Y接LED0/1显示器。改变开关量组合，测试电路的逻辑功能是否与设计功能一致。,3.动态测试：,变量,A,、,B,、,C,用实验系统中两两分频的序列信号作为输入信号，Y接双踪示波器一个垂直通道，,A,、,B,、,C,之一接另一个垂直通道，观察并记录输入输出波形。,四 实训内容及步骤,1.电路逻辑功能结论。,2.组合逻辑电路设计心得。,五 实验报告,1.查阅资料，复习74LS00和74LS20的功能、管脚；,2.设计电路，画出逻辑电路图。,六 预习要求,7.7 实训2 译码显示电路设计,一 实训目的,1.了解编码器、译码显示的原理；,2.学会使用编码器74LS48及七段字形译码器74LS49组成编码译码显示系统。,视频：译码电路,二 设计要求,设计一个电路，将4位二进制数码转换成两位8421BCD码，并用两个七段数码管显示这两位BCD码。,（1）根据任务要求写出设计步骤，选定器件；,（2）根据所选器件画出电路图；,（3）写出实验步骤和测试方法，设计实验记录表格；,（4）进行安装、调试及测试，排除实验过程中的故障；图7-24 编码译码显示系统,（5）分析、总结实验结果。,1.利用所给器件，实现图7-24所示的编码译码显示系统（对数字逻辑箱有可编程逻辑器件，其功能与74LS49相同，故可用它替代74LS49）；,2.编制实验表格，按不同输入组合情况，观测编码器的编码输出；,3.讨论并说明编码输入与输出的关系及优先级别关系。,三 实训内容,1.复习有关章节内容，了解74LS48、74LS49及74LS138的功能及使用方法；,2.掌握编码、译码显示系统的组成原理；,3.按设计任务要求，画出电路连接图，设计相应的实验步骤及实验表格。,四 预习要求,1.可否用将LED数码管各段输入端接高电平的方法来检查该数码管的好坏？为什么？,2.如何用74LS49（74LS48）去驱动共阳极LED数码管？,五 思考题,组合逻辑电路的特点是，电路在任一时刻的输出状态只取决于该时刻各输入状态的组合，而与电路的原状态无关。组合电路由门电路组合而成，电路中没有记忆单元，没有反馈通路。,组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式化简和变换逻辑表达式列出真值表确定功能。,组合逻辑电路的设计步骤为：根据设计要求列出真值表写出逻辑表达式逻辑化简和变换画出逻辑图。,组合逻辑电路中存在竞争冒险现象，会出现不希望的逻辑结果。可以从修改硬件电路和修改逻辑设计两方面进行消除。,常用的中规模组合逻辑器件包括编码器、译码器。为了增加使用的灵活性和便于功能扩展，在多数中规模组合逻辑器件中都设置了输入、输出使能端或输入、输出扩展端。它们既可控制器件的工作状态，又便于构成较复杂的逻辑系统。,7.8 本章小结,1组合逻辑电路的特点是,。,2试分析图7-25所示电路的逻辑功能。,3用与非门设计一个4人表决电路。对于某一个提案，如果赞成，可以按一下每人前面的电钮；不赞成时，不按电钮。表决结果用指示灯指示，灯亮表示多数人同意，提案通过；灯不亮，提案被否决,7.9,习题,图7-25 习题4,