时序逻辑电路分析PPT学习课件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,4.2,时序逻辑电路的基本概念,4.2.1,时序电路的基本结构,结构：一定包含存储电路,(,触发器,组成,),，而且它的输出往往反馈到输 入端，与输入变量一起决定电路的输出状态。,特点：任意时刻输出不仅取决于该时刻输入，而且还与原来的状态有关。具有记忆功能。,外部输入,外部输出,组合电路,x,1,x,n,Z,1,Z,m,存储电路,Y,1,Y,r,Q,1,Q,k,内部输入,内部输出,存储电路输入,存储电路输出,时序电路的状态,触发器是构成时序逻辑电路的最主要的单元,1,4.2.2,时序逻辑电路的分类：,按时序电路中触发器的动作特点来分：,同步时序电路,异步时序电路,按时序电路输出信号的特点来分：,米里型（,Mealy),莫尔型,(Moore),2,时序电路,同步：,存储电路里所有触发器有一个统一的时钟源，,它们的状态在同一时刻更新,。,异步：,没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。,3,Mealy,型和,Moore,型时序电路,电路的输出是,输入变量及触发器现态,的函数，,这类时序电路亦称为,Mealy,型电路,Mealy,电路,4,电路输出,仅仅取决于各触发器的现态,，而不受电路当时的输入,信号影响或没有输入变量，这类电路称为,Moore,型电路,Moore,型电路,5,4.2.3,时序逻辑电路的描述方法：,输出方程,:,驱动（激励）方程：,状态方程：,组合电路,x,1,x,n,Z,1,Z,m,存储电路,Y,1,Y,r,Q,1,Q,k,逻辑方程组,状态表,状态图,时序图,6,输出方程,激励方程组,状态,方程组,1.,逻辑方程组,举例说明时序逻辑电路描述方法：,7,输出方程,状态,方程组,根据方程组列出,状态转换表,2.,状态表,0 1/0,0 0/1,1 1,1 1/0,0 0/1,1 0,1 0/0,0 0/0,0 0,0 1/0,0 0/1,0 1,状态表,A=,1,A=,0,8,状态表,0 1/0,0 0/1,1 1,1 1/0,0 0/1,1 0,1 0/0,0 0/0,0 0,0 1/0,0 0/1,0 1,A=,1,A=,0,0/0,1/0,0/1,1/0,0/1,1/0,0/1,1/0,状态图,根据状态表画出状态图,A/Y,9,4.,时序图,时序逻辑电路的四种描述方式是可以相互转换的,状态表,0 1/0,0 0/1,1 1,1 1/0,0 0/1,1 0,1 0/0,0 0/0,0 0,0 1/0,0 0/1,0 1,A=,1,A=,0,根据状态表画出波形图,状态表,0 1/0,0 0/1,1 1,1 1/0,0 0/1,1 0,1 0/0,0 0/0,0 0,0 1/0,0 0/1,0 1,A=,1,A=,0,10,4.3,时序逻辑电路的分析,4.3.1,分析同步时序逻辑电路的一般步骤,4.3.2,同步时序逻辑电路分析举例,4.3.3,分析异步时序逻辑电路的一般步骤,4.3.4,异步时序逻辑电路分析举例,11,时序逻辑电路分析的任务：,分析时序逻辑电路在输入信号的作用下，其,状态和输出信号变化的规律，,进而确定电路的逻辑功能。,时序电路的逻辑能是由其,状态和输出信号的变化的规律,呈现出来的。所以，分析过程主要是列出电路状态表或画出状态图、工作波形图。,分析过程的主要表现形式,:,12,4.3.1,分析同步时序逻辑电路的一般步骤,:,1.,了解电路的组成：,电路的输入、输出信号、触发器的类型等,.,确定电路的逻辑功能。,3.,列出状态转换表、画出状态图和波形图；,2.,根据给定的时序电路图，写出下列各逻辑方程式：,(,),输出方程；,(,),各触发器的激励,(,驱动,),方程,;,（,3,）状态方程,:,将每个触发器的驱动方程代入其特性,(,状态,),方程得状态方程。,13,例,1,试分析如图所示时序电路的逻辑功能。,4.3.2,同步时序逻辑电路分析举例,电路是由两个,上升沿触发的,T,触发,器组成的同步、,Mealy,时序电路。,解：,(1),了解电路组成。,14,(2,),根据电路列出三个方程组,激励方程组,:,T,0,=A,T,1,=AQ,0,输出方程组,:,Y=AQ,1,Q,0,将激励方程组代入,T,触发器的特性方程得状态方程组,15,(3),根据状态方程组和输出方程列出状态表,Y=A Q,1,Q,0,0 0/1,1 1/0,1 1,1 1/0,1 0/0,1 0,1 0/0,0 1/0,0 1,0 1/0,0 0/0,0 0,A=,1,A=,0,16,(4),画出状态图,0 0/1,1 1/0,1 1,1 1/0,1 0/0,1 0,1 0/0,0 1/0,0 1,0 1/0,0 0/0,0 0,A=,1,A=,0,17,(5),逻辑功能分析,观察状态图可知，电路是一个由信号,A,控制的可控,二进制计数器。当,A=,0,时停止计数，电路状态保持不变；,当,A,=1,时，在,CP,上升沿到来后电路状态值加,1,，一旦计数到,11,状态，,Y,输出,1,，且电路状态将在下一个,CP,上升沿回到,00,。,输出信号,Y,的下降沿可用于触发进位操作。,18,例,2,试分析如图所示时序电路的逻辑功能。,电路是由两个下降沿触发的,JK,触发器组成的莫尔型同步时序电路。,解：,1.,了解电路组成。,J,2,=K,2,=X,Q,1,J,1,=K,1,=1,Y=Q,2,Q,1,2.,写出下列各逻辑方程式：,输出方程,激励方程,19,J,2,=K,2,=X,Q,1,J,1,=K,1,=1,将激励方程代入,JK,触发器的特性方程得状态方程,整理得：,FF,2,FF,1,20,3.,列出其状态转换表，画出状态转换图,Y=Q,2,Q,1,1 1,1 0,0 1,0 0,X=1,X=0,状态转换表,1 0/1,0 0/1,0 1/0,1 1/0,0 0/0,1 0/0,1 1/0,0 1/0,21,状态图,1 0/1,0 0/1,1 1,0 1/0,1 1/0,1 0,0 0/0,1 0/0,0 1,1 1/0,0 1/0,0 0,X=1,X=0,画出状态图,22,X=0,时,电路功能：可逆计数器,X=1,时,电路进行加,1,计数,电路进行减,1,计数。,.,确定电路的逻辑功能,.,23,例,3,分析下图所示的同步时序电路。,激励方程组,输出方程组,Z,0,=Q,0,Z,1,=Q,1,Z,2,=Q,2,1.,根据电路列出逻辑方程组,:,24,得状态方程,2.,列出其状态表,将激励方程代入,D,触发器的特性方程得状态方程,1 1 0,1 1 1,1 0 0,1 1 0,0 1 0,1 0 1,0 0 1,1 0 0,1 1 0,0 1 1,1 0 0,0 1 0,0 1 0,0 0 1,0 0 1,0 0 0,状态表,25,3.,画出状态图,状态表,1 1 0,1 1 1,1 0 0,1 1 0,0 1 0,1 0 1,0 0 1,1 0 0,1 1 0,0 1 1,1 0 0,0 1 0,0 1 0,0 0 1,0 0 1,0 0 0,26,3.,画出时序图,27,由状态图可见，电路的有效状态是三位循环码。,从时序图可看出，电路正常工作时，各触发器的,Q,端轮流出现,一个宽度为一个,CP,周期脉冲信号,循环周期为,3,T,CP,。电路的功能为脉冲分配器或节拍脉冲产生器。,4,、逻辑功能分析,28,4.3.3,异步时序逻辑电路的分析,一,.,异步时序逻辑电路的分析方法：,分析步骤,:,3.,确定电路的逻辑功能。,2.,列出状态转换表、画出状态图和波形图；,1.,写出下列各逻辑方程式：,b),触发器的激励方程；,c),输出方程,d),状态方程,a),时钟方程,29,例,1,分析如图所示异步电路,1.,写出电路方程式,时钟方程,输出方程,激励方程,CP,0,=CLK,求电路状态方程,触发器如有时钟脉冲的上升沿作用时，其状态变化；,如无时钟脉冲上升沿作用时，其状态不变。,CP,1,=,Q,0,4.3.4.,异步时序逻辑电路的分析举例,CP,0,=CLK,CP,1,=,Q,0,30,3.,列状态表、画状态图,0,0,CP0,CP1,Q,n,0,Q,n,1,CLK,1,1,1 1,0,x,1,1 0,1,0,0 1,0,x,0,0 0,1,1,(X-,无触发沿,-,有,触发沿,),CP,1,=,Q,0,CP,0,=CLK,4.,逻辑功能分析,该电路是一个异步二进制减计数器，,Z,信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。,31,4.4,同步时序逻辑电路的设计,同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。,4.4.1,设计同步时序逻辑电路的一般步骤,同步时序电路的设计过程,32,(1,),根据给定的逻辑功能建立原始状态图和原始状态表,(2),状态化简,-,求出最简状态图,；,合并等价状态，消去多余状态的过程称为状态化简,等价状态,：,在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。,明确电路的输入条件和相应的输出要求，分别确定输入变量,和输出变量的数目和符号。,找出所有可能的状态和状态转换之间的关系。,根据原始状态图建立原始状态表。,33,(3),状态编码（状态分配）；,(4),选择触发器的类型,(6),画出逻辑图并检查自启动能力。,给每个状态赋以二进制代码的过程。,根据状态数确定触发器的个数，,(5),求出电路的激励方程和输出方程,；,（,M:,状态数,;n:,触发器的个数）,2,n,-1,M,2,n,34,同步计数器的设计举例,例,:,设计一个同步,5,进制,加法计数器,(1,）根据设计要求，设定状态，求得状态转换图和状态表。,(2),该状态图不需化简。,S,0,/0,S,1,/0,S,2,/0,S,3,/0,S,4,/1,现态,次态,进位输出,S,0,S,1,0,S,1,S,2,0,S,2,S,3,0,S,3,S,4,0,S,4,S,0,1,35,（,3,）状态分配，列状态转换编码表。,现态,次态,进位输出,Q,2,n,Q,1,n,Q,0,n,Q,2,n,+1,Q,1,n,+1,Q,0,n,+1,Z,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,0 0 1,0 1 0,0 1 1,1 0 0,0 0 0,0,0,0,0,1,（,4,）选择触发器。选用,JK,触发器,及其激励表,。,Q,n,Q,n+1,J,K,0 0,0,0 1,1,1 0,1,1 1,0,36,（,5,）求各触发器的激励函数和进位输出函数。,现态,次态,激励,激励,激励,进位输出,Q,2,n,Q,1,n,Q,0,n,Q,2,n,+1,Q,1,n,+1,Q,0,n,+1,J,2,k,2,J,1,k,1,J,0,k,0,z,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,0 0 1,0 1 0,0 1 1,1 0 0,0 0 0,0,0,0,0,1,Q,n,Q,n+1,J,K,0 0,0,0 1,1,1 0,1,1 1,0,0,0,1,0,1,1,0,0,1,1,1,1,1,0,0,1 0 1,1 1 0,1 1 1,激励表,37,（,5,）求各触发器的驱动方程和进位输出方程。,J,2,=,Q,1,n,Q,0,n,J,1,=,k,1,=,Q,0,n,J,0,=,Q,2,n,Z,=,Q,2,n,1,00 01 11 10,0,1,J2,1,00 01 11 10,0,1,k2,K,2=1,1,00 01 11 10,0,1,1,0,1,k1,J1,1,1,00 01 11 10,1,1,00 01 11 10,0,1,k0,00 01 11 10,J0,K,0=1,0,1,1,0,1,00 01 11 10,Z,J1,J0,Z,38,（,6,）画逻辑图。,（,7,）检查能否自启动,000/0,001/0,010/0,011/0,100/1,111/1,110/1,101/1,如果电路进入无效状态,101,、,110,、,111,时，在,CP,脉冲作用下，分别进入有效状态,010,、,010,、,000,。所以电路能够自启动。,Q,C1,C1,Q,1K,1J,1J,1J,1K,1K,C1,Q,2,Q,0,Q,Q,1,CP,Z,进位输出,Q,Q,Q,39,例,2:,设计一个串行数据检测器。电路的输入信号,X,是与时钟脉冲同步的串行数据，要求电路在,X,信号输入出现,110,序列时，输出信号,Z,为,1,，否则为,0,。,如：输入序列,X=00,110,10,110,01,，输出,Z=000010000100,解,:1.,根据给定的逻辑功能建立原始状态图和原始状态表,分析,:,设初始状态为,a,，在,a,状态下若输入信号,X=1,，由于它是序列中的第一个数字，应把此状态记下，且进入,b,状态，同时输出,Z=0,；若输入信号,X=0,，由于它不是序列中的第一个数字，不必记忆此状态，下一个状态返回到,a,，且输出,Z=0,。依此分析，得出原始状态图。,40,2.,状态化简,列出原始状态转换图及状态表,现态,次态,/,输出,X=0,X=1,a,a,/0,b,/0,b,a,/0,c,/0,c,d/1,c/0,d,a/0,b/0,现态,次态输出,X=0,X=1,a,a/0,b,/0,b,a,/0,c/0,c,a/1,c,/0,a,b,c,0/0,1/0,0/0,1/0,1/0,0/1,41,Mealy,型,：输出是当前状态和所有输入信号的函数，它的输出是在输入变化后立即发生的，不依赖于时钟的同步，属于异步输出状态机。,Moore,型,：输出仅为当前状态的函数，这类状态机在输入发生变化时还必须等待时钟的到来，时钟使状态发生变化时才导致输出的变化。,采用,VHDL,编写程序实现。利用有限状态机，从有限状态机的信号输出方式上分为,Mealy,型和,Moore,型。,这两种型式可互相转换,42,clk,x,reset,z,a,b,c,0/0,1/0,0/0,1/0,1/0,0/1,110,序列检测器的图符,Mealy,型,110,序列检测器的状态转换图,VHDL,参见,s,X/Z,43,采用,Moore,型状态机的,110,序列检测器的状态图,A,状态，初始状态：输出,0,B,状态，记忆,1,：输出,0,C,状态，记忆,11,：输出,0,D,状态，记忆,110,：输出,1,输出仅为当前状态的函数,VHDL,参见,44,Mealy,型,110,序列检测器的功能仿真波形图,Moore,型,110,序列检测器的功能仿真波形图,45,