第4章 S3C44B0X硬件结构及功能.pdf

第4章S3c44B0X硬件结构 及功能本章主要介绍了 S3c44B0X的体系结构及各种功能接口，主要包括以下内容:1.存储器管理2.系统总线及时钟3.中断管理4.DMA、I/。口、定时器、A/D、I2C、SPI等接口结构4.1 S3c44BOX 简介SAMSUNG公司推出的16/32位RISC处理器S3c44BOX为手持设备和一般应用提供了高性价比和高性能的微控制器解决方案。为了降低成本，S3c44BOX提供了丰富的内置部件，包括：8KBCache和内部SRAM,LCD控制器，带自动握手的2通道UART,4通道DMA,系统管理器（片选逻辑，FP/EDO/SDRAM控制器），带PWM功能的5通道定时器和一个内部定时器，I/O端口，RTC,8通道 10位ADC,IIC BUS接口，IISBUS接口，同步SI。接口和PLL倍频器。S3c44BOX 是使用 ARM7TDMI 内 核，采用0.25.mCMOS工艺制造。它的 低功耗和全静态设计特别适用于对成本 和功耗敏感的应用。同样地，S3c44BOX还采用了一种 新的总线结构，即SAMBAH（三星 ARMCPU嵌入式微处理器总线结构）。S3c44BOX的杰出特性是它的CPU核,是由ARM公司设计的16/32位ARM7TDMI RISC处理器（66MHz）o它包括了Thumb代码压缩器，一个片上的ICE断点调试支持和一个32位的硬件乘法器。S3c44BOX通过提供全面的、通用的焉上外设,大大减少了系统中除处理器以外的元器件配置，从而使系统的成本大为降低。S3c44BOX集成的各种片上功能如下:(1)2.5V ARM7TDMI内核，带有8KB Cache；(2)可选的内部SRAM；(3)LCD控制器(最大支持256色DSTN,LCD具有专用DMA)；(4)2通道UART带有握手协议(支持IrDALO,具有 16-byte FIFO)；(5)1 通道 SIO；(6)2个通用DMA；(7)2个外设用DMA,具有外部请求引脚；(8)外部存储控制器(片选逻辑，FP/EDO/SDRAM 控制器)；(9)5个PWM定时器和1通道内部定时器；(10)看门狗定时器；(11)71 个通用 I/O 口；(12)8个外部中断源；(13)具有日历功能的RTC；(14)8通道 10位ADC；(15)1个多主IIC总线控制器；(16)1个通道IIS总线控制器；(17)片上PLL时钟产生器。1.S3c44BOX 的特性(1)体系结构。S3c44BOX R的体系结构特性如下:集成了手持设备和通用嵌入式系统应用的解决 方案；16/32位RISC体系结构和ARM7TDMI处理器内 核强大的指令体系；Thumb代码压缩机，最大化代码密度同时保持了 32位指令的性能；基于JTAG的片上集成ICE调方式支持解决方案;32X 8位硬件乘法器:实现低功耗SAMBAH的新型总线结构。（2）系统管理器。S3c44BOX系统管理器特性如下：支持大/小方式；寻址空间：每Bank32MB（共256MB）；支持每Bank可编程8/16/32位数据总线宽度；7个Bank具有固定的Bank起始地址和可编程Bank大小;1个Bank具有可编程的Bank起始地址和Bank大小。8个存储器Bank,包括6个ROM,SRAM存储器Bank和2个ROM/SRAM/DRAM（快速页面，EDO和同步 DRAM）存储器Bank；所有的存储器Bank具有可编程的操作周期；支持外部等待信号延长总线周期；支持掉电时DRAM/SDRAM的自刷新模式；支持均匀/非均匀的DRAM地址。(3)Cache存储器和内部SRAM。S3C44BOX的Cache存储器和内部SRAM特性如下:一体化的8KBeache；未用的Cache空间用来作为0/4/8KB的SRAM存储空间；支持LRU(近期最少使用)替换算法;采用保持主存储器与Cache内容一致性的策略;写存储器具有4线深度；当Cache错误发生时，采用“请求数据优 先填充”技术。(4)时钟和电源管理。S3c44BOS的时钟和电源管理特性如下。低功耗。片上PLL使处理器工作时钟最大达到66MHz。可以通过软件设置各功能模块的输入时钟。电源模式：正常、慢、空闲和停止模式。正常模式：正常、慢、空闲和停止模式。慢模式：不加PLL的低时钟频率模式；空闲模式：只停止CPU的时钟;停止模式：停止所有的时钟。通过日NT 7:0或RTC报警中断从停止模式唤醒。(5)中断控制器。S3c44BOX的中断控制器特性如下：30个中断源(看门狗定时器，6个定时器，6 个定时器，6个UART,8个外部中断，4个 DMA,2WH RTC,1 个ADC,1 个IIC,1 个 SIO)；采用向量化的IRQ中断模式以减少中断的延迟;电平/边沿模式触发外部中断；电平/边沿模式具有可编程的优先级；支持FIQ为紧急的中断请求进行服务。（6）定时器和PWM（脉宽调制）oS3c44BOX定时器和PWM特性如下：通道16位具有PWM功能的定时器，1通道 16位内部定时器（可进行基于DMA或中断的 操作）；可编程的占空比周期，频率，和优先级;产生死区；支持外部时钟源。(7)PTC(实时时钟)oS3C44BOX RTC特性如下:充分的时钟特性：毫秒、秒、分钟、小时、日、星期、月、年；32.768kHz时钟；定时警报，可用于唤醒CPU；时钟节拍中断。(8)通用 I/O 口。S3C44BOX通用I/O 口特性如下：8个外部中断口；71个多功能输入输出口。(9)UART(通用异步串行通信)。S3C44BOX UART特性如下：2通道UART,可进行基于DMA可中断的操作;支持5位，6位，7位或8位串行数据传输/接收;支持硬件握手功能；可编程的波特率；支持IrDALO(115.2Kb/s)；支持用于测试的回馈模式；每个通道具有2个内部32B的FIFO分别用于输 入输出。（10）DMA（直接存储器操作）控制器。S3C44BOX DMA控制器特性如下2通道通用DMA控制器（不需要CPU干预）。2通道DMA桥（外设DMA）控制器。支持I/O到存储器，存储器到I/。，I/O到I/O的6种 DMA请求：软件，4个内部功能模块（UART,SIO,定时器，HS）和外部引脚。在同时发生的多个DMA之间具有可编程的优先级采用触发式的传输模式以提高FPDAM,EDODRAM和SDRAM的数据传输速率。支持在外部设备到存储器和存储器到外部设备之间 采用flyby模式。(11)A/D转换器。S3c44BOX的A/D转换器特性如下：8通道的ADC；最大100KSPS/10位。(12)LCD控制器。S3c44BOX的LCD控制器特性如下:支持彩色/黑白/灰度LCD屏;支持单路扫描和双路扫描；支持虚拟显示屏功能；系统存储器用来作为显示存储器；用专门的DMA从系统存储器中获得图像数据;可编程的屏幕大小；灰度等级：16级灰度；256种颜色。(13)看门狗定时器。S3c44BOX的看门狗定时器特性如下:16位的看门狗定时器;在定时器溢出时发出中断请求或系统复位;(14)HC总线接口。S3c44BOX的HC总线接口特性如下：1通道多主HC总线，可进行基于中断的操作模式：可进行串行，8位，双向数据传输，标准模式速度 达到100Kb/s,快速模式达到400kb。(15)HS总线接口。S3c44BOX的IIS总线接口特性如下：1通道章频HS总线接口，可进行基于DMA的操作;串行，每通道8/16位数据传输;支持MSBjustified数据格式。(16)SI0(同步串行I/O)oS3c44BOX的SI。特性如下:1通道SIO,可进行基于DMA或中断的操作;可编程的波特率；支持8位串行数据的传输和接收操作。(17)工作电压范围。S3c44BOX的工作电压范如下:内核2.5V,l/oq：3.03.6Vo(18)工作频率。S3c44BOX的最大工作频率为：66MHz。(19)封装。S3c44BOX的封装形式为：2,体系结构图体系结构图S3c44BOX结构如图表41所示。图41 S3c44BOX结构图引脚介幺S3c44BOX弓|脚分布如图42所示。图42 S3c44BOX策处理器管脚定义图引脚信号描述如表4=1所示。4.2存储器管理4.2.1 S3c44BOX存储系统的特征S3c44BOX的存储系统具有以下一些主要特性:费矍大、小端选择（通过外部引脚进行选择）；有 地址空间具有8个存储体，每个存储体可达32 MB,总共可达 到2 56MB；对所有存储体的访问大小均可进行改变（8位6位/32位），总线宽度可编程；8个存储器中，BankOBank5可支持ROM、SRAM；Bank6 Bank7可支持ROM、SRAM和FP/EDO/SDRAM等，Bank6和 Bank7存贮蓉量大小相同；7个存储器的起始地址固定，1个存储器的起始地址可变。（即 第8个可变）的地,Bank6/Bank7存储器1、存储器的大/小端模式ENDIAN第一存储器的大/小端模式，当ENDIAN为L 时则使用大端模式，大/小端模式之所以存在是因为当在 存储器中存储不同字长的数据时，大/小端模式定义了不 同长度的数据类型的对齐方式。因为Bank。是系统自举ROM存储体，所以必须在访 问ROM之前定义Bank。的总线宽度见表日。其他存储体的总线宽度只能在系统复位后由程序进行设定，由地址为0 x01c8000的特殊寄存器BWSCON的相应位决定。2、存储器(SROM,DRAM,SDRAM)地址引脚连接存储器地址引脚连接如表y所示。由于作用 16位数据总线，所以将存储器的A0与S3c44BOX的 A1对应连接在一起。存储地址引脚8位数据总线下的 S3c44B0X 地址16位数据总线下的 S3c44B0X 地址32位数据总线下的 S3c44B0X 地址A0A0A1A2A1A1A2A3A2A2A3A4A3A3A4A5!3、典型系统中存储器的分配情况典型系统中存储器分配情况如表45所示。只要将CPU上的相应Bank连线接到外设芯片的片选 引脚上，便可以根据相应的地址进行存储器或外设操作了在本系统中，存储器的配髻依照PC的结构:使用Bank。上的两片512KBX 2存储器来放置系统 BIOS,系统上电以后，PC指针自动指向Bank。的第一个 单元，开始进行系统自举。系统自举完成以后，矍从硬盘中将系统文件和用户应 用程序复制到&DRAM内存中执行。Bankl上接16MB非线性Flash,当作系统硬盘使用，可以构造文件系统，存放海量数据。用SDRAM当作系统内存，只有Bank6/Bank7能支持SDRAM,所以将SDRAM接在Bank6H 0如果同时使用Bank6/Bank7,则要求连接相同容量的存储器，而且其地地址空间在物理上是连续的。4.2.2寄存器定义(1)BWSC0N总线宽度和等待状态寄存器。BWSCON寄存器主要用来设置外接存储器的总线宽 度和等待状态。在BWX CON中，除了Bank。，对其他7个Bank都各 对应有4个相关位的设置，分别为STx,WSx,DWX o STx位决定SRAM映射在Bankx时是否采用UB/LB。0：不采用，1：采用。WSx位决定Bank上等待的状态。0：禁止等待，1：使能号待。DWx中的确位决定Bankx上的总线宽度。00：8位，01：16位，10：32位。DW0位对应Bank。的总线宽度，但这里它是只读的,其中00=8位，01=16位，10=32位。设置是通过OM0：脚电平决定总线宽度。(2)BANKCONoS3c44BOX具有8个BANKCONn寄存器，分别对应着BankBANCONn寄存器针对操作时序进行设置，如表46所示。由于Bank6Bank7可以作为 FP/EDO/SDRAM 等类型存储器的映射空间，因此BANKCON6和 BANKCON7与其他Bank的相应寄存器有所不同。其中MT位定义了存储器的类型，如表47所示。MT的取值定义了该寄存器余下几位的作用。例如当MT=11,余下几位定义如表48所示。(3)REFRESHoREFRESH是DRAM/SDRAM的刷新控制器。位定义如表49所示。刷新的周期计算公式：Refresh_Period=(211-refresh_count+1)/MCLK如果刷新周期是15.6和MCLK是60MHz,refres h_co u n t如下计算：refresh count=211+1-60 X 15.6=1113(4)BANKSIAE 和 MRSR。BANKSIAE寄存器定义了 Bank的大小，如表410所小oMRSR是SDRAM模式设置寄存器定义如 表4-11所示。4.3时钟和功耗管理4.3.1 概述S3C44B0X的时钟产生器可以为CPU 产生要求的时钟信号，同样也为外设提供了 时钟信号。时钟产生器可以通过软件来控制 是否为每个外部设备模块提供时钟信号，或 者切断与外部设备的联系，以减少功耗。同样在软件的控制下，S3c44B0X提供 各种功耗管理办法来为各种应用提供最优化 的功耗方案。S3C44B0X的时钟源可以用外部晶体来产生，也可以直接输入外部时钟，这由OM3:2的状态决 定。M3:2的状态在nRESET的上升沿由OM3和 0 M2脚的电平决定。M3:2=00 Crystal clock M3:2=01 外部时 钟。其它测试模式在复位后PLL启动,但在用S/W 指令设置PLLCON为有效的值之前,PLL OUTPUT(FOUT)不能使用，这时FOUT直接输出Crystal clock或外部时钟。如果S3c44B0X的PLL的时钟源使用晶体，这 时EX TCLK能作为Timer 5的时钟源TCLK。S3C44B0X中的功耗管理提供5种模式：1.正常模式正常模式下，时钟发生器提供时钟给CPU,并同时提供给s3c44B0X的外设。在这种情况下,当所有的外设都开启工作时，处理器所消耗的功 耗最大。用户可以通过软件来控制外事的操作模式。例如：如果定时器和DMA不需要时钟，则用户可以 断开定时器和DMA的时钟供给以降低功耗。2.慢速模式慢速模式是一种非倍频模式。与正常模式下不同，慢速模式直接采用外部时钟作为S3c44B0X的主工作时 钟，而不使用内部倍频器。在这种情况下，功耗的大小仅依据于外部时钟的频率的大小。PLL部件所消耗的功耗不用计算在内了。3.空闲模式空闲模式下仅断开对CPU内核的时钟供给，而保所有对于外部设备的时钟供给。在空闲模式下，CPU内核的功耗可以减去。任何中 断请求都会使CPU从空闲模式中醒来。4.停止模式停止模式通过禁止PLL来冻结所有CPU内核、外设的时钟。这时的功耗大小仅由S3C44B0X内部的漏电流大小 决定，这个电流一般小于10uA。要使CPU从停止模式中醒来，可以通过外部中断实 现。5.LCD的SL空闲模式SL空闲模式的进入将导致LCD控制器开始工作。在这种情况下，除了 LCD控制器以外CPU内核和 其它外设的时钟都停止了。因此，SL空闲模式下的功耗 比空闲模式的功耗小。4.3.2寄存器定义1.PLL控制寄存器该寄存器设置PLL参数.PLL输出频率计算公式如下：Fpllo=(m*Fin)/(p*2s)其中m=(MDIV+8),p=(PDIV+2),s=SDIV,Fpllo必须关于20MHz且少于66MHZ,Fpllo*2s必须少于170MHZ,Fin/p推荐为 1MHZ或大于，但小于2MHZ,其中MDIV、PDIV、SDIV定义如表442所示。PLLCON位描述初始 状态MDIV PDIVSDIV19:12 9：41:0主分频值 预分频值 后分频值0 x380 x080 x02.时钟控制寄存器时钟控制寄存器如表43所示o时钟控制寄存器表CLKCON位描述初始状态ns14控制IIS block的钟控 0=禁止1=允许1IICB控制IIC block的钟控 0=禁止1=允许1ADC12 控制ADC block的钟控 0=禁止1=允许1RTC11控制RTC block的钟控，即使该位为0RTC定 时器仍工作。0=禁止1=允许1GPIO10控制GPIOblock的钟控，设置为1,允许使 用EINT4：7 的中断。0=禁止1=允许1UART19控制UART1 block的钟控。0=禁止1=允许1RARTO8控制UARTO block的钟控。0=禁止1=允许1BDMAO,1控制BDMA block的钟控，如果BDMA 关断，在外设总线上的外设不能存取。0=禁止1=允许1LCDC6控制LCDC block钟控0=暴止1=允许1SIO51 1控制SIO block钟控0=禁止1=允许1,4.4 CPU Wrapper和总线特性4.4.1 概述处理器wrapper包括一个cache、写入缓冲器和 CPU内核。总线仲裁逻辑决定每个总线占用者的优先权。处理器wrapper有一个8k直接的内部存储器。内部存储器可以以3种方式采用。1.8k字节的存储空间作为8k字节的统一（指令或数据）cache（高速缓冲存储器）。2.内部存储器可以用作一个4k字节的统一 cache和一 个4k字节的内部SRAM。3.内部存储器可以整个地用作8k字节的内部SRAMO内部统一（指令或数据）cache采用4种方 式与某个4个字（16个字节）的行建立链接结构.它采用一种写穿式（witethough）的原则 保持数据的一致性。当在cache中找不到相应的内容（称为 cache miss）,4个字的存储内容从外部存储器 连续地取得。它采用一种LRU（最近使用最少）算法来提 升命中的比率。统一 cache通过有区别的方式来处理指令和 数据。内部SRAM主要用来减少ISR的执行时间。由于内部SRAM具有最短的操作时间，因此能够 减少ISR的执行时间。当然ISR在SRAM运行也是非常有效率的因为大多数的ISR代码都会引起cache miss。总线仲裁逻辑可以决定总线占用者的优先级.总线仲裁逻辑支持一种round-robin优先级模式和一种固定的优先级模式。同样 LCD_DMA,BDMA,ZDMA,nBREQ（外部总线控画器）之间的优先级可以通过软件 来修改。4.4.2内部SRAMS3C44B0X具有一个最小8KB的4组相连 cache 或内部 SRAM。如果内部SRAM为4KB,另外4KB内部存 储器可以用来作为2组相连cacheo内部SRAM的存储器操作周期为IMCLKo在每一个组的存储空间内，地址是连续增加 的，在TAG/LRU中的地址按照16字节增加。不要对内部地址空间：0 x10003004-0 x1000300f进行操作。SYSCFG配置寄存器如表416所示。443总线优先级在S3c44B0X中，有7种总线 master;1.LCD_DMA;2.BDMAO;3.BDMA1;4.ZDMAO;5.ZDMA1;6.Nbreq（外部总线 master）;7.CPU wrappero复位之后，这些总线master 的优先级排列如下：DRAM刷新控制器；LCD DMA;ZDMA0,1;BDMA0,1;外部总线控制器；写缓冲区；Cache 和 CPU;LCD_DMA,ZDMA,BDMA之间的总线优先级 是可编程而，可以通过SBUSCON寄存器来设置。如果不考虑SBUSCON的设置CPUwrapper 始终具有最低的优先级。Round-robin优先级模式或定优先级模式是可以选择的。在round-robin优先级模式中,已经被服务过依次的总线占有者将具有最低的优先 级。通过这种方式，使得所有的master都具有相同的优先级。在固定优先级模式下，每个总线master的优先级都写在SBUSCON中，SBUSCON寄存器决 定第1到第4个优先级的总线master。4.4.4写缓冲区操作写缓冲区操作，S3c44B0X有4个写缓冲区寄存器 来提高存储器的写性能。当写缓冲器模式使能，CPU不再将数据直接写入外 部存储器而是将数据写入写缓存区。即便是外部总线已经 有其它master占用，例如DMA操作的情况下，也如此。写缓冲区模块在系统总线没有被别的更高优先级的master占用时，将数据写入外部存储器。这样，CPU的性能就提高了，因为CPU不需要一直等到写操作结束。写缓冲区具有4个寄存器。每个寄存器包括一个32 位数据区域，28位的地址区域和2位的状态区域，如图 44所示。445特殊寄存器SYSCFG寄存器SYSCFG寄存器控制了系统的总 体操作，如表47所示。SBUSCON寄存器SBUSCON寄存器是系统总线优 先级控制寄存器，如表4-制所示。4.5 DMA控制J器4.5.1 简述1.DMA控制器结构S3c44B0X有4路DMA控制器，其中两路称为ZDMA(General DMA)被连至1|SSB(SamsungSystem Bus)总线上，另外两路称为BDMA(Bridge DMA)是SSB和SPB(SamsungPeripheral Bus)之间的接口层，相当于一个桥,因此称为桥DMA。ZDMA和BDMA都可以由指令启动，也可以有 内部外设和外部请求引脚来请求启动。ZDMA、BDMA结构如图4-5和图46所示。ZDMA用来在存储器到存储器、存储器到I/O存储器、I/O装置到存储器之间传输数据。BDMA控制器只能在连到SPB上的I/O 外设（如UART,HS和SIO）与存储器之间 传输数据。ZDMA最大的特性是onthefly模式，onthefly模式有不可分割的读写周期，在这点上ZDMA与普通的DMA不同，从而可以减少在外部存储器和外部可寻址的外设之 间DMA操作的周期数。对于ZDMA,S3c44B0X有一个4字的FIFO缓冲来支持4字突发DMA传输,而BDMA不支持突发DMA传输，因此 存储器之间的传输数据最好用ZDMA传输，来提供高的传输速度。2.外部DMA REQ/ACK协议对于ZDMA,有四种类型的外部DMA请 求/应答协议：握手模式(Handshake Mode)一个单独的应答对应一个单独的DM A请 求，在该模式，DMA操作期间的读写周期不 可分割，因此在一个DMA操作完成前，不能 把总线让给其它总线控制器使用。一次nX DREQ请求引起一次DMA传输(可以是一个字节，一个半字或一个字)。单步模式(Single Step Mode)单步模式意味着一次DMA传输有两个DMA应答周期(产生两个应答信号nX DACK)指示DMA读和写周期，主要用与测试和调试模式，在读写周期之间，总线控制权可以让给其它总线控制器。连续模式(Whole Service Mode)在该模式，一次DMA请求将产生连续的DMA传输，直到规定的DMA传输数传输完，在DMA传输期间，nX DACK一直有效，DMA请求信号被释放。并且在每次传输一个数据单元后,释放一次总线控制权，以便其它总线控制器有机 会可以占用总线。手动模式(Demand Mode)在该模式，只要DMA请求信号一直有效,DMA传输就持续进行，并且一直占用总线控制权，因此应该预防传输周期超过规定的最大时间。3.DMA传输模式DMA有三种传输模式:1.单位传输模式2.块传输模式3.On_the_fly 块传模式。1.Un it传输模式。1个单位读，然 后1个单位写。2.Block传输模式。4个字突发读,然后4个字突发写，因此传输的数据 个数应当是16字节的倍数。3.On-the-fly传输模式。1个单位 读或1个单位写，读写同时进行。4.5.2 DMA寄存器ZDMA控制寄存器ZDCONO/1是ZDMA 0/1控制寄存器ZDMA其他寄存器ZDISRC0/1MZDMA0/1初始源地址寄存器ZDIDES0/1是ZDMA0/1初始目标地址寄存器ZDICNT0/1是ZDMA0/1初始计数寄存器ZDCSRC0/1MZDMA0/1当前源地址寄存器ZDCDES0/1是ZDMA0/1当前目标地址寄存器ZDCCNT0/1MZDMA0/1当前计数寄存器BDMA控制寄存器BDCONO/1是BDMA0/1控制寄存器BDMA其他寄存器BDISRCO/1MBDMA0/1初始源地址寄存器BDIDES0/1是BDMA0/1初始目标地址寄存器BDICNT0/1是BDMA0/1初始计数寄存器BDCSRC0/1是BDMA0/1当前源地址寄存器BDCDES0/1是BDMA0/1当前目标地址寄存器BDCCNT0/1是BDMA0/1当前计数寄存器4.6 I/O端口4.6.1概述S3C44B0X具有71个多功能输入/输出脚。它们包含在7组端口中：2个9位输入/输出端口（端口 E和F）2个8位输入/输出端口（端口 D和G）1个16位输入/输出端口（端口 C）1个10位输出端口（端口 A）1个11位输出端口（端口 B）每组端口都可以通过软件配置寄存器来满足不同系统和设计的需要,在运行程序之前必须先对每一个用到 的引脚的功能进行设置，如果某些引脚的复用功能没有使用，那么可以将 该引脚设置成I/O 口。如表4表7表433列出了7个端 口的引脚定义。4.6.2端口控制寄存器端口配置寄存器（PCONA-G）由于多数端口都是多功能口，因此,需要用“端口配置寄存器PCONn”来设置每个引脚工作在哪一个功能模式下如表*34所示,表中的功能1到功能4如 表4.27表4.33所示。端口数据寄存器（PDATA-G）当端口被设置为输出脚时，输出数据的方法就是将数据写入到PDATn的相应位中；当端口被设置位输入脚时，读入数据的方法就是将PDATn中的相应位读出。端口上拉设置寄存器（PUPCG）端口上拉寄存器用来设定PC-PG这几组端口是否具有内部上拉。当PUPn 的对应位为。时，该引脚上的上拉使能,当为1时，该引脚上的上拉禁能。4.外部中断控制寄存器该寄存器是为PG的第3功能外部中断输入口功能设置的，该寄存器可用来设置EX INT（外部中断）请求输入的模式：低电平触发、高电平触发、下降沿触发、上升沿触发 或是边沿触发。下面我们以PF 的相关寄存器为例进行 介绍，PF的寄存器有3个：PCONF,PDATF,PUPFO如表435表4-37所示PF端口的相 关寄存器信息4.7 PWM定时器和看门狗定时器4.7.1 概述S3c44B0X具有6个16位定时器，每个定时器可以按照中断模式或DMA模式工作。定时器0,1,2,3和4具有PWM功能（脉宽 调制）。定时器5是一个内部定时器不具有对外 输出口线。定时器0具有死区发生器，通常用于 大电流设备应用。S3C44B0X的看门狗定时器用来在由于错误 如干扰和系统错误造成的程序运行打乱时，恢复 正常操作它也能使用一个正常的16位定时器来请 求中断服务。看门狗定时器产生复位信号（128个 系统时钟周期）。特性A 6个16位定时器可以工作在中断模式或 DMA模式；3个8位预分频器和2个5位分割器和1个4位 分割器；输出波形的占空比可编程控制（PWM）自动加载模式或单触发脉冲模式;A死区产生器；支持外部中断源；看门狗定时器溢出产生复位信号o472 PWM定时器操作1.预分频器和分割器如143所示，定时器。和定时器1分享同一个8位的预分频器，定时器2和3分享一个8位预 分频器，定时器4和5分享一个8位预分频器。除了定时器4和5,其它每个定时器还拥有 一个具有5个不同的分频信号输出(1/2,1/4,1/8,1/16,1/32)的时钟分割器。定时器4和5则具有4个分频信号输出(1/2,1/4,1/8,1/16)的时钟分割器和一个输入信号线 TCLK/EX TCLKo每个定时器从时钟分割器的输出得到它们自己的时钟源，时钟分割器则从对应 的8位预分频器得到时钟源。8位预分频器是可编程的，它的频率通 过MCLK除以保存在TCFGO和TCFG1寄存 器中除数的结果设定。8位预分频器和一个独立的4位分割器 组合起来可以产生如表438所示的频率定时器 时钟源输出。2.基本定时器操作每个定时器具有一个倒计时器，实 际上是一个通过定时器时钟源驱动的16 位倒计时寄存器TCNTn。当倒计时数到0,定时器中断请求就 产生了，这个中断通知CPU定时器定时 已经完成。当定时器倒计时数到达0,寄存器 TCNTBn的对应值就会自动地载入到倒 计时器从而继续下一次操作。但是，如果定时器停止，例如:在定时器运行模式下，清除了寄存 器TCONn中的定时器使能位，那么 TCNTBn的值就不会被重新载入到 倒计时器中。定时器使能后，定时计数缓冲区寄存器(TCNTBn)具有一个初 始值，用来载入到倒计时器计数器TCNTn0定时器的比较缓冲区寄存器(TCMPBn)具有一个初始值，用来 载入到比较寄存器TCM Pn与倒计 时值相比较。TCNTBn和TCMPBn这两个 缓冲区的应用使定时器能够使定时 器在频率和占空比变化时，仍然产 生一个稳定的输出。定时器（除了定时器5）都具有 TCNTBn,TCNTn,TCMPBn 和 TCMPn。TCNTBn和TCMPBn的值在定时器 值达至！JO时分另IJ载入TCNTn和TCMPn。当TCNTn达到0时，如果中断使能,中断请求将会产生。（TCNTn和TCMPn 是内部寄存器，TCNTn寄存器的值可以 通过TCNTOn寄存器读出）。如图4-8所示。4.7.3 PWM定时器控制寄存器1.定时器配置寄存器0(TCFGO)TCFGO主要是配置3个8位预分频器值和死 区长度值。定时器输入时钟频率=MCLK/预分频值+1/分割值其中预分频值为。255,分割值为2,4,8,16,32o如表439所示。2.定时器配置寄存器1(TCFG1)TCFG1主要是配置6-MUX和DMA模式。如表4.40所示。3.定时器控弼寄存器（TCON）如表4-41所示：TCON位描述初始值Timer5自动重裁开/关网这位确定定时器5的自动加载的开/关 0=不自动加载1=自动加载0Timer5手动更新R5这位确定定时器5的手动更新 0=无操作1=更新TCNTB50Timer5启动/停止R4这位确定定时器5的启动/停止0=停止1=启动0Timer4自动重载开/关2 3这位确定定时器4的自动加载的开/关 0=不自动加载1=自动加载0T iiner4输出反转开/关R2这位确定定时器4输出反转器的开/关 0=不反转1=反转TOUT40TiineM手动更新2 1这位确定定时器4的手动更新 0=无操作 1=更新TCNTB4,TCMPB40Tiiner4启动/停止R0这位确定定时器4的启动/停止 0=停止1=启动04.定时器n计数缓冲区寄存器和比较缓冲区寄存器(TCNTBn,TCMPBn)TCMPBn 是 16 位定时器 TimerOTimer4 比较缓冲器寄存器；TCNTBn 是 16 位定时器 TimerOTimer5 计数 缓冲寄存器；TCNTOn是16位定时器Timer。Timer5观察 寄存器.他们初值都为0。在以上的寄存器中，定时器n计数/比较缓冲寄存器可读写寄存器，定时器n计数观察寄存器为只 读寄存器。4.7.4看门狗定时器1.概述S3c44B0X的看门狗定时器用来在 由于错误如干扰和系统错误造成的程序 运行打乱时恢复正常操作,它也能使用一 个正常的16位定时器来请求中断服务。看门狗定时器产生复位信号128个系统时钟周期。当 S3c44B0X 使用Embedded ICE工作在调试模式时，看门狗定时 器必须不工作。看门狗定时器能通过CPU核心信 号（DBGACK信号）确定当前的模 式是否在调试模式，一旦DBGACK 信号有效，看门狗定时器的复位输出 当定时器过期时不激活。结构如图44所示。2.看门狗定时器时钟频率看门狗时钟频率计算公式如下：t_watchdog=1/(MCLK/(Prescaler value+1)/Division_factor)3.看门狗定时器寄存器包括以下种类寄存器:(1)看门狗定时器控制寄存器看门狗定时器控制寄存器定义如表442所示.(2)看门狗定时器数据寄存器 WTDAT是一个16位寄存器，规定看门狗定时 器超时周期。WTDAT的内容在初始操作时，不能自动加载进定时器计数寄存器。可是定时器计数寄存器在使用初始值0X 8000第一次超时出现以后，WTDAT的值将自动加载进WTCNT0看门狗定时器计数寄存器WTCNT是16位看门狗定时器计数寄存器，在第一次使用时，必须设置到初始值。4,8日历时钟4.8.1概述实时时钟(RTC)器件是一种能提供日历/时 钟、数据存储等功能的专用集成电路，常用作 各种计算机系统的时钟信号源和参数设置存储 电路。RTC具有计时准确、耗电低和体积小等特 点特别适用于在各种嵌入式系统中记录事件发生的时间和相关信息，尤其是在通信工程、电力自动化工业控制等自动化程度较高领域的无 人值守环境。随着集成电路技术的不断发展，RTC器件的新品也不断推出。这些新品不仅具有准确的RTC,还 有大容量的存储器、温度传感器和A/D 数据采集通道等，已成为集RTC、数据采 集和存储于一体的综合功能器件,特别适 用于以微控制器为核心的嵌入式系统。RTC器件与微控制器之间大都采用 连线简单的串行接口，诸如I2C、SPK MICROWIRE和CAN等串行总线接口。这些串口由23根线，分为同步和异步。4.8.2 RTC时钟单元RTC(Real Time Clock)单元能在 系统断电时，通过备份电池来供电,RTC 能通过ARM的STRB/LDRB指令传输8位BCD数据到CPU,该数据包括时、分、秒、小时、天、月和年，RTC使用一个外部32768的晶体也能执行报警功能。RTC功能框图如图4-15所示o特征：日历功能 支持闰年 解决了2000年问题 独立的供电 支持毫秒滴答时间中断作为RTOS 核的时间滴答 报警功能1.闰年产生器这个模块可以决定每个月的最后日期是 28,29,30还是31,并可以根据是否是闰 年来决定日期。由于8位的计数器只能表示2个BCD 因此它不能判断00年究竟是不是闰年。例如它不能够满足1900年和2000年的差 别。为了解决这个问题，S3c44B0X内的RTC模块中有一个固定的逻辑，用来支持2000年为闰年。请注意虽然2000年是闰年，但1900 年不是闰年。因此，S3c44B0X中00代表 2000年，而不是1900年。2.读/写寄存器要求设置RTCON寄存器的0位来表示读和写RTC模块中的寄存器。为了显示秒，分,小时，日期，月和年，CPU会 从 BCDSEC,BODMIN,BCDHOUR,BCDDAY,BCDDATE,BCDMON,和BCDYEAR寄存器中读取数据。但是，由于多个寄存器的读取，可能产生1秒钟的偏离。例如，如果用户读取寄存器BCDYEAR到 BCDMIN,假设结果为1959年，12月，31日，23 点，59分。在用户读取BCDSEC寄存器时，如果结果 是159,肯定没有问题。但如果结果是0,那么很有 可能年、月、日、时、分已经变成了 1960年1月1 日。时。分，这就是上面所说的1秒偏离。是，当读取到的BCDSEC等于0时,用户应该再读取一次BCDYEAR至BCDSEC的值。3.备用电池操作RTC逻辑模块可以通过一个备用电 池供电。备用电池的阳极通过RTCVDD 脚接至内部的RTC模块，即使系统电源 关闭，也能够提供电能保证RTC模块 正常工作。在系统电源关闭时，CPU和RTC 逻辑模块之间的接口被锁住，使备用电 池仅需驱动RTC的晶振电路和BCD计 数器，从而使功耗降到最低。4.报警功能在掉电模式或正常工作模式下，RTC能 够在指定的时间产生一个报警信号。在正常工作模式下，报警中断(ALMINT)被激活。在掉电模式下，电源管理苏醒信号也与 ALMINT 一样处于激活状态。RTC的报警寄存器:RTCALM可以决定 报警的使能或禁止和报警时间的设置条件。5.节拍中断RTC节拍时间用于中断请求。TICNT寄存器具有一个中断使能位，同时其中的计数值用于中断。当计数值到达。时,节拍时间中断就会触发。中断的间隔时间计算如下:Period=(n+1)/128其中n为节拍时间计数值(1-127)o这个RTC时间节拍中断功能可以作为 RTOS(实时操作系统)内核的时间节拍。如 果节拍从RTC时间节拍产生，则RTOS内部 与时间相关的功能将一直与实时时钟同步。6.循环复位功能 循