mos管有源电阻和无源器件教案资料.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,MOS器件物理,MOS,管交流小信号模型,MOS,管低频小信号模型,小信号是指对偏置的影响非常小的信号。,由于在很多模拟电路中，,MOS,管被偏置在饱和区，所以主要推导出在饱和区的小信号模型。,在饱和区时,MOS,管的漏极电流是栅源电压的函数，即为一个压控电流源，电流值为,g,m,V,GS,，且由于栅源之间的低频阻抗很高，因此可得到一个理想的,MOS,管的小信号模型，如图所示。,MOS,管交流小信号模型,其中（a）为理想的小信号模型。,实际的模拟集成电路中,MOS,管存在着二阶效应，而由于沟道调制效应等效于漏源之间的电阻,r,o,；而衬底偏置效应则体现为背栅效应，即可用漏源之间的等效压控电流源,g,mb,V,BS,表示，因此,MOS,管在饱和时的小信号等效模型如图(b)所示。,上图所示的等效电路是最基本的，根据,MOS,管在电路中不同的接法可以进一步简化。,(a)(b),MOS,管交流小信号模型,MOS,管高频小信号等效电路,在高频应用时，,MOS,管的分布电容就不能忽略。即在考虑高频交流小信号工作时必须考虑,MOS,管的分布电容对电路性的影响，,所以,MOS,管的高频小信号等效电路可以在其低频小信号等效电路的基础上加入,MOS,管的级间电容实现，如图所示。,MOS,管交流小信号模型,不同工作状态（截止、饱和、线性）时,MOS,管的分布电容值不同，因此若进行详细的计算比较困难，但可以通过软件模拟进行分析。,另外，在高频电路中必须注意其工作频率受,MOS,管的最高工作频率的限制（即电路的工作频率如高于,MOS,管的最高工作频率时，电路不能正常工作）。,有源电阻,MOS,管的适当连接使其工作在一定状态（饱和区或是线性区），利用其直流电阻与交流电阻可以作为电路中的电阻元件使用。,MOS,二极管作电阻,MOS,二极管是指把,MOS,晶体管的栅极与漏极相互短接构成二端器件，如图所示。,有源电阻,由上图可知，,MOS,二极管的栅极与漏极具有同的电位，,MOS,管总是工作在饱和区，根据饱和萨氏方程可知其转移特性曲线（漏极电流栅源电压间的关系曲线）如下图所示。,NMOSPMOS,有源电阻,(1)直流电阻,此时,NMOS,管的直流电阻为：,PMOS,管的直流电阻为：,由以上两式可以发现：,MOS,二极管的直流电阻与器件的尺寸相关，并且还取决于,V,GS,的值。,有源电阻,（二）交流电阻,交流电阻可以视为MOS管的输出特性曲线在,V,DS,V,GS,时的斜率，对于理想的情况，即忽略沟道调制效应时，其值为无穷大。,考虑沟道调制效应时，交流电阻是一有限值，但远大于在该工作点上的直流电阻，且其值基本恒定。,有源电阻,1）忽略衬底偏置效应,首先根据饱和萨氏方程，可得到其电压与电流特性：,则有：,上式说明当流过三极管的电流确定后，,MOS,管的二端压降仅与几何尺寸有关。,有源电阻,再根据,MOS,二极管的低频小信号模型，有：,V,1,V,和,I,V/r,o,g,m,V,。所以小信号工作时,MOS,二极管可近似为一个两端电阻，其值为：,由上式可以看出：,二极管连接的,MOS,管的交流电阻等于其跨导的倒数，且为一非线性电阻。,但由于在模拟电路中一般交流信号幅度较小，因此，在直流工作点确定后，可以认为其值为一恒定值。,有源电阻,2）考虑衬底偏置效应,如果考虑体效应，如下图（a）所示，由于衬底接地电位，则有：,V,1,V,，,V,bs,V,，其等效电路如下图（b）所示。,（a)(b),有源电阻,根据,KCL,定理，由上图（b）可以得到：,所以此时的等效电阻为：,上式即为考虑了衬底偏置效应与沟道调制效应的小信号电阻，由上式可知：在考虑衬底效应后，从,M,1,的源端看其阻抗降低了。,有源电阻,2,MOS,管的栅极接固定偏置,根据,MOS,管的栅极所接的固定偏置的大小不同，,MOS,管可工作于饱和区与三极管区。,在实际应用中，根据输出端不同，又可分为漏输出与源输出两类工作方式。,有源电阻,1）漏输出，源极交流接地,V,GS,是固定的，当,MOS,管的漏源电压大于栅极的过驱动电压时，,MOS,管工作于饱和区，忽略沟道调制效应时，其阻值为无穷大，但实际阻值应考虑沟道调制效应，可用饱和萨氏方程求出：,而当漏源电压小于栅极过驱动电压时，,MOS,管工作于三极管区，此时的等效输出电阻为：,有源电阻,2）源输出，漏极交流接地,此时栅源电压随输出电压变化，当,MOS,管工作于饱和区时，其输出电阻为,1/g,m,；而当,MOS,管工作于三极管区时，其输出电阻值为：,式中的,g,m,为器件跨导，而,g,d,则为器件导纳。且有：,所以此时的输出电阻值较小。,有源电阻,总之，当,MOS,管在电路中作有源电阻时，一般栅接固定电位（接漏是一种特例），这时根据栅电压大小来判定,MOS,管的工作区域（饱和区与三极管区），另外，输出的端口是源端或是漏端，其呈现的阻抗也不同。,无源器件,在模拟集成电路中的无源器件主要是指电阻、电容等，精密的电阻、电容是MOS模拟电路设计所要求的主要基本元件，电阻或电容在电路应用中最关键的是要提供精确的元件值，但在大多数情况下，电阻或电容的绝对值不如它们的比值那么重要。,无源器件,电阻,电阻是模拟电路的最基本的元件，在集成电路中有多种设计和制造方法，并有无源电阻与有源电阻之分。电阻的大小一般以方块数来表示，电阻的绝对值为：,式中R,为单位方块电阻值，,L,和,W,分别是指电阻的长度与宽度。,无源器件,若假定这些参数是统计无关的，则电阻值的偏差可表示为：,在大多数情况下，由于,L,L,，所以上式可简化成：,通常对于上式中第一项偏差，离子注入电阻比扩散电阻要小，衬底硅电阻比多晶硅电阻要小（多晶硅材料晶粒结构变化增加所致）；第二项偏差，随着光刻技术特别是干法刻蚀即等离子刻蚀技术的出现，该项偏差大大减小。,无源器件,在某些设计中，要求精确的电阻比值，对称叉指式设计布局用来补偿薄层电阻与条宽范围的梯度变化。,在电阻设计时还需注意相对于衬底的寄生电容可能把一些高频噪声通过电阻叠加在有用信号上，所以在设计时对一些特殊电阻必须加电屏蔽（如阱接地，采用多晶电阻或双多晶结构）。,无源器件源/漏扩散电阻,金属栅与硅栅技术的,NMOS,和,CMOS,工艺，与漏源区同时制成。,方块电阻值为,R,20100，,在需要较大电阻时，需要很多方块，占用很大面积，所以一般不用扩散电阻制作大阻值的电阻。,精度为,20%,，温度系数为,5001500ppm/,，电压系数为,100500ppm/V,，所以不能用作精密电阻。,存在大的寄生电容（,n+-p,结电容），并且由于存在浅结，所以会产生压电电阻，从而引入误差。,无源器件,P,阱（,N,阱）扩散电阻（阱电阻或沟道电阻）,CMOS,金属栅和硅栅工艺。,R,10005000,，并且其薄层电阻值更高。,由于阱的扩散深度及其引起的横向扩散约有5至10微米，使电阻条不可能做得很窄。且电阻条之间还需要设计出沟道截止环，以消除电阻间的表面反型层漏电流，因此在制作大电阻时，其面积也较大。,具有大的电压系数，且其电阻精度为,40%。,无源器件注入电阻,NMOS,和,CMOS,金属栅与硅栅工艺。可以与耗尽层注入相结合。,方块电阻,R,5001000,（最大为,1M,），可以制作较大电阻而不用占很大面积。,电阻阻值易于控制，但需要一次额外的掩膜。,但离子注入与衬底间所形成的,p-n,结存在不同的反偏时，耗尽层宽度不同，因此导电层内的载流子流量会发生变化，所以电阻的线性度不理想，电压系数高，并且由于氧化层表面电荷的影响，导电层表面的载流子浓度也不稳定，因此大电阻的精度受一定的限制。这类电阻具有小的温度系数，但很难消除压电电阻效应。,无源器件多晶电阻,NMOS,与,CMOS,硅栅工艺，与源/漏同时扩散。,方块电阻为,R,30200,。制作大电阻时，可另外再加上一次光刻，用离子注入较小剂量来实现，其阻值可达10千欧/方块。但多晶硅电阻的薄层电阻大小，除与离子注入剂量有关外，还与多晶硅的厚度，多晶硅的淀积质量等有关，因此难以用来制作精密电阻。,温度系数为,5001500ppm/,，电阻误差较大。,但可以通过激光与多晶丝来调节电阻值，且由于多晶硅下面有厚的氧化层与电路隔离，其寄生电容大大减小。,无源器件薄膜电阻,NMOS,和,CMOS,的金属栅与硅栅工艺，需要额外的工艺步骤，通过溅射方法把,Ni-Cr,、,Cr-S,i或钼按一定比例成分淀积在硅片的绝缘层上实现。,方块电阻值可由所用材料的性质比例成分和淀积层厚度决定，一般情况下，薄膜厚度为几百至几千埃，方块电阻：,Ni-Cr,为几百欧/方，,Cr-Si,为几百至几千欧/方。,薄膜电阻的线性度最好，电压系数很小，温度系数也小（约,100ppm/,），与,MOS,的其它工艺条件无关。并且可以用激光修正、氧化、退火等提高电阻的精度。,无源器件电容,在,MOS,模拟集成电路中，电容也是一个不可或缺的元件，由于其易于与,MOS,器件相匹配，且制造较易，匹配精度比电阻好，所以得到了较广泛的应用。,多数都用,SiO,2,作为介质，但也有采用,SiO,2,/Si,3,N,4,夹层作为介质，主要是利用,Si,3,N,4,较高的介电常数特性来制作较大的电容。,由于沉积氧化层厚度有较大的偏差，因此沉积氧化物通常不适用于制作精密电容器。,在理想情况下，其电容值可用下式进行计算：,无源器件电容,标准偏差为：,通常选择,WL,（提高电容的,Q,值），则上式中后二项的误差取决于光刻误差，通常称之为边缘误差；而上式中前两项的误差为氧化层效应误差。,在小电容时，起主导作用的是边缘效应误差，而大电容时主要取决于氧化层误差。,电容器的比例精度主要取决于它们的面积比（特别是小电容）,无源器件电容,PN,结电容,直接利用,PN,结构成的电容，这类电容具有大的电压系数和非线性，因此并不常用。,MOS,电容,只适用于,NMOS,与,CMOS,金属栅工艺，如图所示,温度系数为,25ppm/,，电容误差为,15%,。,这是一种与电压相关的电容，电压系数为,25ppm/V。,无源器件电容,多晶与体硅之间的电容（PIS）,NMOS,与,CMOS,多晶硅栅（金属栅）工艺实现，需要额外一次离子注入来形成底板的,n,+,重掺杂区，以多晶硅为上极板，二氧化硅为介质，,n,+,为下极板构成电容。,衬底必须接一个固定电位，此时多晶与体硅间的电容可认为是一无极性的电容，但存在底板,pn,结寄生电容,（15%30%）,。,电压系数,-10ppm/V,，温度系数,2050ppm/,，误差,15%,。,另外，这类电容可以通过多晶条的激光修正来调节电容值。,无源器件电容,双多晶电容（PIP）,由,NMOS,与,CMOS,双多晶工艺实现，其上下极板都为多晶，介质为薄氧化层。介质氧化层一般与栅氧同时形成。,电压系数为,100ppm/V,，温度系数,100ppm/,。多晶2的面积可以小于薄氧化层面积，从而只有较小的寄生电容（厚氧电容）。,由于双层多晶硅电容具有性能稳定、寄生电容小等优点，因此在,MOS,集成电路中有广泛应用。,无源器件电容,MOS,器件作电容,由于,MOS,管中存在着明显的电容结构，因此可以用,MOS,器件制作成一个电容使用。,如果一个,NMOS,管的源、漏、衬底都接地而栅电压接正电压，当,V,G,上升并达到,V,th,时在多晶硅下的衬底表面将开始出现一反型层。在这种条件下,NMOS,可看成一个二端器件，并且不同的栅压会产生厚度不一样的反型层，从而有不同的电容值。,无源器件电容,1、耗尽型区：,栅压为一很负的值，栅上的负电压就会把衬底中的空穴吸引到氧化层表面，即构成了积累区，此时，由于只有积累区出现，而无反型层，且积累层的厚度很厚，因此积累层的电容可以忽略。此时的,NMOS,管可以看成一个单位面积电容为,C,ox,的电容，其中间介质则为栅氧。,当,V,GS,上升时，衬底表面的空穴浓度下降，积累层厚度减小，则积累层电容增大，该电容与栅氧电容相串后使总电容减小，直至,V,GS,趋于0，积累层消失，当,V,GS,略大于0时，在栅氧下产生了耗尽层，总电容最小。,无源器件电容,2、弱反型区,V,GS,继续上升，则在栅氧下面就产生耗尽层，并开始出现反型层，该器件进入了弱反型区，在这种模式下，其电容由,C,ox,与,C,b,串联而成，并随,V,GS,的增大，其电容量逐步增大。,3、强反型区,当,V,GS,超过,V,th,时，其二氧化硅表面则保持为一沟道，且其单位电容又为,C,ox,。,无源器件电容,金属与多晶电容（MIP）,通过,NMOS,与,CMOS,硅栅工艺实现，在蒸铝之前用光刻的方法刻去多晶硅上的厚氧化层，然后在制作栅氧化层时在多晶硅上热生长一薄氧化层，最后蒸铝，从而得到了铝氧化层多晶硅电容。这种电容通常位于场区。,当然也可以用多晶硅作为电容的上极板，而金属作为其下极板，介质为氧化层构成电容。,无源器件电容,MIP电容的特点：,可以对多晶条进行修正以获得较精确的电容值。,由于介质变化与张驰使得在,QV,中的滞后，所以,CVD,氧化层不适用于作为电容介质。,在多晶硅与衬底之间存在寄生电容，由于其介质为厚的场氧化层，因此该寄生电容很小，通常为所需电容的十分之一；而从可靠性考虑，其金属层必须大于介质氧化层，所以金属层与衬底间存在寄生电容，但其值则更小，只为所需电容的百分之一左右。,电压系数为,100ppm/V,，温度系数为：,100ppm/,。,无源器件电容,多晶与场注入区的电容,只能在带场注入的,NMOS,与,CMOS,硅栅工艺中采用，由于该电容的介质为厚的场氧，所以单位面积的氧化层电容较小。,在应用这类电容时，电容的底板必须与衬底相连。,MIM电容,这是最近出现的一种电容结构。,其中的介质层是专门形成的，而不是单纯的场氧。,短沟道效应,随着半导体工艺水平的发展以及在实际应用中所要求的高速、低功耗以及小的版图面积等，,MOS,器件尺寸的不断缩小，在当前的,0.13um,的,CMOS,工艺，最小沟道长度已经低于,0.15m,，由此会引入一系列高阶效应。,此时，就不能完全用一阶萨氏方程来描述,MOS,器件的特性，必须考虑按比例缩小后的高阶效应，这种效应统称为短沟道效应。,按比例缩小,1按比例缩小理论,在,CMOS,工艺中,MOS,管具有按比例缩小的性质，,MOS,器件按比例缩小大大改进了数字集成电路的性能表明其有很大的潜力。,按比例缩小有三种理论：恒定电场,CF,理论、恒定电压,CV,理论、准恒压,QCV,理论。,理想的按比例缩小理论即为恒定电场,CF,理论，是指器件所有的横向和纵向尺寸都缩小倍（,1）；阈值电压和电源电压降低倍；所有的掺杂浓度增加倍。因此器件尺寸和电压一起缩小，则晶体管内部所有电场保持不变。,恒定电压按比例缩小理论是指器件尺寸减小倍，掺杂浓度增大倍，而电压保持不变，因而电场增大倍。,而准恒压按比例缩小理论是介于以上两种理论之间。,按比例缩小的影响,主要介绍,CF,理论对,MOS,器件的一些主要参数性能的影响。,1、,MOS,管的电容,1）总的栅氧电容,由于器件的纵向尺寸按比使缩小了倍，则栅氧厚度也缩小了倍，所以单位面积的栅氧电容增大了倍。,器件总的栅氧电容则为：,上式表明,器件总的栅氧电容减小为原来的1/,。,按比例缩小的影响,2）源/漏结电容,主要由底板电容（即耗尽区电容）与侧壁电容构成，所以在分析,CF,对源/漏结电容的影响时需综合考虑这两部分的影响。,单位面积的耗尽层电容：在按,CF,理论进行缩小时单位面积的耗尽层电容主要取决于其耗尽层厚度，而耗尽层厚度可表示为：,式中,N,A,和,N,D,表示结两边的掺杂浓度，,B,V,T,ln(N,A,N,D,/n,i,2,),，,V,R,是反向偏置电压。假定V,R,B,，可得：,按比例缩小的影响,上式表明，耗尽层的厚度也按比例缩小倍，因此单位面积的耗尽区电容增大了倍。,再考虑单位宽度的侧壁电容,C,jsw,，同理，由于,pn,结结深减小倍，而耗尽层厚度也减小倍，因此单位宽度的侧壁电容保持不变。,所以源/漏结的总电容为：,上式表明源/漏结的总电容也缩小了倍。,由1）、2）可以总结出，,采用,CF,理论缩小时，器件所有的分布电容都同样缩了倍,。,按比例缩小的影响,2,MOS,管的工作电流,假定按比例缩小后，仍可采用萨氏方程来描述,MOS,管的电压电流特性，则,MOS,管的漏电流可表示为：,上式表明：,按比例缩小后,MOS,管的漏电流下降到原来的1/,。,按比例缩小的影响,3跨导,器件跨导为：,上式表明，,当按,CF,理论进行缩小时，,MOS,管的跨导维持不变,。,按比例缩小的影响,4输出阻抗,1）饱和区的输出阻抗,MOS,管的交流小信号输出阻抗取决于厄莱电压的大小，也即取决于沟道调制系数，而与饱和区的输出阻抗可分别表示为：,由于环绕漏区的耗尽层宽度减小倍，因而,L/L,保持不变。所以：,上式表明，,按,CF,理论进行缩小时，增加了倍,。,按比例缩小的影响,则根据以上两式（可得饱和区的输出电阻为：,由上式可以看出,在饱和区的,MOS,管的输出阻抗保持不变,。,2）线性区的电阻,处于线性区的,MOS,管的电阻其实就是饱和区跨导的倒数，因而,按比例缩小后，其线性电阻也不变,。,按比例缩小的影响,5本征增益,MOS,管的本征增益定义为,g,m,r,o,，由于跨导,g,m,与输出电阻,r,o,都保持不变，因此，,本征增益,g,m,r,o,维持不变,。,当然按比例缩小同样会影响动态范围、速度以及功耗等。,CF,、,CV,及,QCV,的影响,CF,CV,QCV,功率/面积比,1,3/2,3/2,CMOS增益级A,v,1,1/2,1/2,CMOS运放总增益,1,1,1/2,增益带宽积,2,3/2,转换速率/V,DD,2,3/2,信噪比（S/N）,1,1/2,3/2,按比例缩小的影响,由上表可以看出：,CF,理论的一个最大缺点是信噪比的严重下降。,采用,CV,及,QCV,理论在速度与频率响应方面得到了显著的改善。,CV,理论使大电压增益变小、单位面积功耗增大。,采用,QCV,理论按比例缩小时对增益、单位面积以及信噪比的恶化有限，所以一般都采用,QCV,理论进行按比例缩小。,