2022年存储器和可编程逻辑器件简介.ppt

单击此处编辑母版标题样式,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第8章 存储器和可编程逻辑器件简介,2.,可编程逻辑器件的开发方法,1.,电子系统的设计方法,8.2 可编程逻辑器件(PLD)简介,3.,应用简介,8.2.5,可编程逻辑器件的开发与应用,本章小结,返回,结束,放映,11/23/2025,1,复习,PLD,在数字集成芯片中的位置,？,PAL,的结构,？,优点？,GAL,与,PAL,的区别,？,CPLD,的基本结构？,11/23/2025,2,8.2.5,可编程逻辑器件的开发与应用,8.2,可编程逻辑器件(PLD)简介,返回,1.,电子系统的设计方法,传统的系统设计方法为自底向上。,采用可编程逻辑器件设计系统时，可基于芯片设计，可利用,电子设计自动化,（EDA）,工具,来完成。必须具备三个条件：,必须基于功能强大的,EDA,技术；,具备集系统描述、行为描述和结构描述功能为一体的硬件描述语言；,高密度、高性能的大规模集成可编程逻辑器件。,11/23/2025,3,可编程逻辑器件的软件开发系统支持两种设计输入方式：,图形设计输入；,硬件描述语言输入。,现在比较流行的硬件描述语言有,ABEL,和,VHDL,。,计算机对输入文件进行编译、综合、优化、配置操作，最后生成供编程用的文件，可直接编程到可编程逻辑器件的芯片中。,11/23/2025,4,图,8-21,可编程器件的设计流程图,11/23/2025,6,设计输入,设计者将所设计的系统或电路以开发软件要求的某种形式表示出来，并送入计算机的过程称为设计输入。,通常有原理图输入、硬件描述语言输入和波形输入等多种方式。,设计处理,从设计输入完成以后到编程文件产生的整个编译、适配过程通常称为设计处理或设计实现。,由计算机自动完成，设计者只能通过设置参数来控制其处理过程。,11/23/2025,8,在,编译,过程中，编译软件对设计输入文件进行逻辑化简、综合和优化，并适当地选用一个或多个器件自动进行适配和布局、布线，最后产生编程用的编程文件。,在设计输入和设计处理过程中往往要进行功能仿真和时序仿真。,功能仿真,是在设计输入完成以后的逻辑功能检证，又称前仿真。它没有延时信息，对于初步功能检测非常方便。,时序仿真,在选择好器件并完成布局、布线之后进行，又称后仿真或定时仿真。时序仿真可以用来分析系统中各部分的时序关系以及仿真设计性能。,11/23/2025,9,器件编程,编程是指将编程数据放到具体的,PLD,中去。对阵列型,PLD,来说，是将,JED,文件“下载”到,PLD,中去；对,FPGA,来说，是将位流数据文件“配置”到器件中去。,11/23/2025,10,3.,应用简介,图,8-22 16,位双向移位寄存器,返回,试用,CPLD,实现一个,16,位双向移位寄存器,，其输入输出如图,8-22,所示。图中,Q,0,Q,15,是,16,位状态变量输出。,D,0,D,15,为,16,位并行置数输入，,CR,是低电平有效的异步清零端，,SR、SL,分别是右移或左移串行数据输入端，,S,1,、,S,0,为功能控制端，它们的取值和操作的对照关系如表,8-6,所示。,11/23/2025,11,假若选择型号为,ispLSI 1024,芯片,，它含,24,个通用逻辑模块,（CLB）,，且,IO,单元数量达,16348,个。由此画出引脚分配图如图,8-23,所示。,器件的选择。,除时钟外，共有,37,个,IO,信号线。设计者可参照有关数据手册进行选择。,11/23/2025,13,图8-23 16位移位寄存器引脚分配图,11/23/2025,14,编写设计输入文件。,本例采用文本输入方式。根据移位寄存器设计要求，编写,VHDL,源文件,如下：,LIBRARY IEEE；,USE IEEE.STD,LOGIC,1164.ALL；,ENTITY SHIFT IS,PORT(,S1，S0，Cr，clk；IN BIT；,SR，SL ：IN STD,LOGIC，,d ：IN STD,LOGIC,VECTOR(15 DOWNTO 0)；,q ：OUT STD,LOGIC,VECTOR(15 DOWNTO 0),)；,END SHIFT；,11/23/2025,15,ARCHITECTURE A OF SHIFT IS,BEGIN,PROCESS（clk,cr）,VARIABLE qq ：STD,LOGIC,VECTOR(15 DOWNTO 0)；,BEGIN,IF Cr=0 THEN,qq：=“0000000000000000”；,ELSE IF(clk EVENT AND clk=1),IF S1=1 THEN,IF S0=1 THEN,qq：=d；,ELSE,qq(14 DOWNTO 0)：=qq(15 DOWNTO 1)；,qq(15)：=SL,END IF；,11/23/2025,16,ELSE,IF S0=1 THEN,qq(15 DOWNTO 1)：=qq(14 DOWNTO 0),qq(0)：=SR；,ELSE,NULL；,END IF；,END IF；,END IF；,q=qq；,END PROCESS,END A,可见，整个设计只需选择合适的器件，利用程序语言描述其功能，通过特定的设备将程序下载或配置到器件中，即可完成系统的设计。,11/23/2025,17,本章小结,存储器,是一种可以存储数据或信息的半导体器件，它是现代数字系统特别是计算机中的重要组成部分。按照所存内容的易失性，存储器可分为随机存取存储器,RAM,和只读存储器,ROM,两类。,RAM,由存储矩阵、地址译码器和读写控制器三个部分组成。对其任意一个地址单元均可实施读写操作。,RAM,是一种时序电路，断电后所存储的数据消失。,返回,11/23/2025,18,从设计输入完成以后到编程文件产生的整个编译、适配过程通常称为设计处理或设计实现。,计算机对输入文件进行编译、综合、优化、配置操作，最后生成供编程用的文件，可直接编程到可编程逻辑器件的芯片中。,由此画出引脚分配图如图8-23所示。,BEGIN,设计准备,图形设计输入；,它没有延时信息，对于初步功能检测非常方便。,试用CPLD实现一个16位双向移位寄存器，其输入输出如图8-22所示。,qq(15 DOWNTO 1)：=qq(14 DOWNTO 0),采用可编程逻辑器件设计系统的条件？,它没有延时信息，对于初步功能检测非常方便。,ELSE IF(clk EVENT AND clk=1),可编程逻辑器件的软件开发系统支持两种设计输入方式：,q=qq；,设计者可参照有关数据手册进行选择。,ROM,所存储的信息是固定的，不会因掉电而消失。根据信息的写入方式可分为固定,ROM、PROM,和,EPROM,。,ROM,属于组合逻辑电路。,当单片存贮器容量不够时，可用多片进行容量,扩展,。,11/23/2025,19,目前，可编程逻辑器件（,PLD,）的应用越来越广泛，用户可以通过编程确定该类器件的逻辑功能。在本章讨论过的几种,PLD,器件中，普通可编程逻辑器件,PAL,和,GAL,结构简单，具有成本低、速度高等优点，但其规模较小(通常每片只有数百门)，难于实现复杂的逻辑。复杂可编程逻辑器件,CPLD,和现场可编程门阵列,FPGA,，集成度高(每片有数百万个门)，有更大的灵活性，若与先进的开发软件配套使用，则感到特别方便。,CPLD,和,FPGA,是研制和开发数字系统的理想器件。,11/23/2025,20,作业题,8-5,返回,11/23/2025,21,本课复习,传统的系统设计方法？,采用可编程逻辑器件设计系统的条件,？,可编程器件的设计过程？,返回,11/23/2025,22,