2025年计算机组成原理考试重点以及题库总结.docx

计算机构成原理考试重點以及題库總結
第一章
重點一：计算机系统由硬件和软件两部分构成，软件又分為系统软件和应用软件。

重點二：冯诺依曼机的构成与特點
1. 冯诺依曼机由控制器、运算器、存储器、输入设备和输出设备五部分构成。
2. 数据和指令存储在存储器，按地址访存。
3. 指令和数据用二進制表达。
4. 指令由操作码和地址码构成。
5. 存储程序
6. 以运算器為中心
重點三：辨别存储字、存储字長、机器字長、CPI、MIPS、FLOPS
存储字：存储單元中二進制代码的组合。
存储字長：存储單元中二進制代码的位数。
机器字長：CPU 一次能处理数据的位数，与CPU中的寄存器位数有关
CPI：执行一条指令所需時钟周期数
MIPS：每秒执行百萬条指令
FLOPS：每秒浮點运算次数
題库中對应的习題：
1、存储字是指（）
A、寄存在一种存储單元中的二進制代码组合
B、寄存在一种存储單元中的二進制代码位数
C、存储單元的個数 D、机器指令的位数
2、存储字長是指（）
A、寄存在一种存储單元中的二進制代码组合
B、寄存在一种存储單元中的二進制代码位数
C、存储單元的個数 D、机器指令的位数
3、電子计算机的发展已經經历了四代，四代计算机的重要元器件分别是（）
A、電子管、晶体管、中小规模集成電路、激光器件
B、晶体管、中小规模集成電路、激光器件、光介质
C、電子管、晶体管、中小规模集成電路、大规模集成電路
D、電子管、数码管、中小规律集成電路、激光器件
4、完整的计算机系统应包括（）
A 运算器、存储器、控制器 B 外部设备和主机
C 主机和应用程序 D 配套的硬件设备和软件系统
5、下列（）不属于系统程序。
A 数据库系统 B 操作系统 C 编译程序 D 以上三种都属于系统程序
6、下列（）属于应用软件。
A 操作系统 B 编译程序 C 连接程序 D 文本处理
7、下列选项中，描述浮點数操作速度的指標是（ ）
A、MIPS B、CPI C、IPCS D、MFLOPS

第三章
重點一：總线的分类，系统總线的分类。
按照连接部件的不一样，總线分為片内總线、系统總线、通信總线。
按照传播信息的不一样，系统總线分為地址總线、数据總线、控制總线。

按照传播方式的不一样，通信總线分為串行通信總线、并行通信總线。
長距离传播一般用串行通信總线。
重點二：總线判优的3种方式以及特點。
集中式總线判优分為链式查询、计数器定期查询、独立查询3种。
1.链式查询方式對電路敏感，离總线控制部件越近，设备优先级越高
2.计数器查询方式：當祈求總线的设备地址与计数器一致時，获得總线使用权。當计数器從0開始，设备的优先级就按0、1、2、3…….、n的次序降序排列，也就是设备号越小优先级越高。
重點三：比特率和波特率的计算
比特率：單位時间内传播二進制有效信息的位数。
波特率：單位時间内传播二進制信息的總位数。
在异步串行传播系统中，假设每秒传播120個数据帧，其字符格式规定包括1個起始位，7個数据位，1個奇校验位，1個终止位，则波特率和比特率為？
比特率： 120*7=840bps 波特率：120*（1+7+1+1）=1200bps
題库中對应的习題：
1.在链式查询方式下，越靠近控制器的设备（）
A、得到總线使用权的机會越多，优先级越高
B、得到總线使用权的机會越少，优先级越低
C、得到總线使用权的机會越多，优先级越低
得到總线使用权的机會越少，优先级越高
2.在异步串行传播系统中，假设每秒传播120個数据帧，其字符格式规定包括1個起始位，7個数据位，1個奇校验位，1個终止位，则比特率為（ ）。
A、1200波特 B、120波特 C、10波特 D、840波特
3在三种集中式總线裁决中，（ ）方式對電路故障最敏感
A、链式查询 B、计数器定期查询 C、独立祈求 D、都同样
4.在计数器定期查询方式下，若计数從0開始，则（ ）。
A、设备号小的优先级越高
B、每個设备使用總线的机會相等
C、设备号大的优先级越高
以上說法均不對的
5.在异步串行传播系统中，假设每秒传播120個数据帧，其字符格式规定包括1個起始位，7個数据位，1個奇校验位，1個终止位，则波特率為（ ）。
A、1200波特 B、120波特 C、10波特 D、840波特

第四章
重點一：ram和rom的特點与区别
ram可讀可写，断電丢失信息。Rom只讀。
重點二：多种存储设备之间的性能比较
寄存器、主存、cache、外存之间速度、容量、价格的比较。
重點三：動态ram的三种刷新方式
動态ram的刷新方式有3种，集中式、分散式、异步式。
重點四：缓存命中率的影响原因
缓存命中率和缓存的容量与块長有关。
重點五：汉明码的有关计算（根据原始代码長度求插入检测位的位数、求汉明吗）
原始代码長度
插入检测位的位数
1
2
2~4
3
5~11
4
重點六：有关存储的小计算（计算数据线地址线根数、计算小芯片個数）
重點七：缓存地址映射(大題类型)
重點八：CPU与存储的连接（大題类型）
對应的題库习題：
1.构成32M×8位的存储器，需要1M×4位的存储芯片（ ）片。
A8 B、16 C、32 D、64
2. 计算机的存储系统是指（ ）
ARAM B、ROM C、主存储器 D、Cache、主存储器和外存储器
3. 如下器件中存取速度最快的是（ ）
A、Cache B、主存 C、寄存器 D、磁盘
4. 在下列几种存储器中，CPU可直接访問的是（ ）
A、主存储器 B、磁盘 C、磁带 D、光盘
5. 在存储器层次构造中，存储器從速度最快到最慢的排列次序是（ ）
A、寄存器-主存-Cache-辅存 B、寄存器-主存-辅存-Cache
C寄存器-Cache-辅存-主存 D、寄存器-Cache-主存-辅存

6. 计算机的存储器采用分级方式是為了（ ）。
A、減少主机箱的体积 B、处理容量、价格、速度三者之间的矛盾
C保留大量数据以便 D、操作以便
7. 動态RAM的特點是（ ）
A、工作中存储内容動态地变化
B、工作中需要動态地变化访存地址
C、每隔一定期间刷新一遍
D每次讀出後需根据原存内容所有刷新一遍
8. DRAM的刷新是以（ ）為單位進行的
A、存储單元 B、行 C、列 D、存储元
9. 某SRAM芯片，其存储容量為64K×16位，该芯片的地址线和数据线数目為（ ）
A、64、16 B、16、64 C、64、8 D、16、16
10. 4片16K×8位的存储芯片，可设计為（ ）容量的存储器
A、32K×16位 B、16K×16位 C、32K×8位 D、8K×16位
11. 设CPU地址總线有24根，数据總线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（ ）片這样的存储芯片。
A、256 B、512 C、64 D、128

12．已知预发送的信息為9位，若采用基本的汉明校验编码，则需加入（ ）位检测位。
A、4 B、5 C、6 D、9
13. 和静态RAM相比，動态RAM具有（）長处
A、容量能随应用任务需要動态变化
B、成本低、功耗低
C、掉電後内容不會丢失
D、内容不需要再生
14. 某计算机主存容量為64KB，其中ROM区為4KB，其他為RAM区，按字节编址。現用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规则的ROM芯片数和RAM芯片数分别是（）
A、1、15 B、2、15 C、1、30 D、2、30
15. 用存储容量為16K×1位的存储器芯片来构成一种64K×8位的存储器，则在字方向和位方向上分别扩展了（）倍
A、4和2 B、8和4 C、2和4 D、4和8
16. 下列原因中，与Cache的命中率無关的是（）
A、Cache块的大小 B、Cache的容量
C、主存的存取時间 D、以上都無关
17. 存储芯片的容量是8K×16，则其容量也可用字节表达為（ ）。
A、8KB B、16KB
C、32KB D、128KB

18. 一种8位的计算机系统以16位来表达地址，则该计算机系统有（）個地址空间。
A 256 B 65535 C 65536 D 131072
19．對于128*128矩阵的存储芯片進行刷新時，若存取周期為0.5μs，刷新周期為2ms，则下列选项中，錯误的（ ）。
A 集中刷新的死区時间為64μs B分散刷新没有死区時间
C 异步刷新每隔15s刷新一行 D三种刷新方式中，异步刷新效率最高
20、假设主存容量為512K *16位，Cache容量為2K*16位，块長為4個16位的字，访存地址為字地址。
（1）在直接映射关系下，设计主存的地址格式。
（2）在全相联映射关系下，设计主存的地址格式。
（3）在二路组相联映射关系下，设计主存的地址格式。
（4）在四路组相联映射关系下，设计主存的地址格式。
21、假设主存容量為512K *16位，Cache容量為2K*16位，块長為4個16位的字，访存地址為字节地址。
（1）在直接映射关系下，设计主存的地址格式。
（2）在全相联映射关系下，设计主存的地址格式。
（3）在二路组相联映射关系下，设计主存的地址格式。
（4）在四路组相联映射关系下，设计主存的地址格式。
22、设CPU有16根地址线，8根数据线，用表达访存信号（低電平有效）, 用作讀/写控制信号（高電平為讀，低電平為写），既有下列存储芯片：1K*4位RAM、2K*8位RAM、4K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74138译码器和多种门電路。画出CPU与存储器的连接图，规定主存地址空间分派：6000H~6FFFH為系统程序区；7000H~7FFFH為顾客程序区。
（1）合理选择上述存储芯片，阐明各选几片。
（2）详细画出存储芯片的片选逻辑图。
23、设CPU有16根地址线，8根数据线，用表达访存信号（低電平有效）, 用作讀/写控制信号（高電平為讀，低電平為写），用16K×8位的存储芯片构成该CPU的最大存储空间。共需几片存储芯片？画出CPU与主存连接图。
24、按配偶原则配置 1011和1101 的汉明码。
第六章
重點：求原反补移码、0的原反补移码、移位运算、定點加減法（大題題型）、浮點加減法（大題題型）、溢出判断。

1、拾進制数89對应的二進制数是（ ）
A、1011001 B、1011100 C、1001010 D、1001101

2、若二進制数為1111.101，则對应的拾進制数為（ ）
A、15.625 B、15.5 C、14.625 D、14.5
3、补码定點整数1001 0101右移一位後的值為（ ）
A、0100 1010 B、0100 1010 1 C、1000 1010 D、1100 1010
4、在下列有关补码和移码关系的论述中，（ ）是不對的的
A、相似位数的补码和移码表达具有相似的数据表达范围
B、零的补码和移码表达相似
C、同一种数的补码和移码表达，其数值部分相似，符号相反
D、一般用移码表达浮點数的阶码，而补码表达定點整数
5、计算机内的減法是用（ ）来实現的
A、将被減数加到減数上 B、從被減数中減去減数
C、补数的相加 D、從減数中減去被減数
6、在机器数（ ）中，零的表达形式是唯一的。
A、原码 B、补码 C、补码和移码 D、原码和反码
7、设机器数采用补码表达（含1位符号位），若寄存器内容為9BH，则對应的拾進制数為（）
A、-27 B、-97 C、-101 D、155
8、一种16位無符号二進制数的表达范围是（）
A、0~65536 B、0~65535 C、-32768~32767 D、-32768~32768
9、计算机内部的定點数大多用补码表达，如下是某些有关补码特點的论述
I、零的表达是唯一的
II、符号位可以和数值部分一起参与运算
III、和其真值的對应关系简朴、直观
IV、減法可以用加法来实現
在以上论述中，（）是补码表达的特點
A、I和II B、I和III C、I和II和III D、I和II和IV
10、原码定點整数0101 0101左移2位後的值為（）
A、0100 0111 B、0101 0100 C、0100 0110 D、0101 0101
11、两补码相加，采用1位符号位，则當（）時，表到达果溢出
A、最高位有進位
B、最高位進位和次高位進位异或成果為0
C、最高位為1
D、最高位進位和次高位進位异或成果為1
12、原码乘法是（）
A、先取操作数绝對值相乘，符号位單独处理
B、用原码表达操作数，然後直接相乘
C、被乘数用原码表达，乘数取绝對值，然後相乘
D、 乘数用原码表达，被乘数取绝對值，然後相乘

13、设机器字長為8位（含1位符号位），X=+53，Y=-67，计算[X-Y]补和[X+Y]补，并還原成真值。

14、设有浮點数X=25×（9/16），Y=23×（–5/16），阶码用5位（含2位符号位）补码表达，尾数用6位（含2位符号位）补码表达。
（1）写出X与Y的浮點数表达。
（2）求真值X+Y=？规定写出完整的浮點运算环节。

第七章
重點一：扩展码技术（書本例7.1）
重點二：指令寻址方式
指令寻址有两种，次序寻址和跳转寻址。次序寻址由pc加1实現，跳跃寻址由跳转指令实現。
重點三：拾种数据寻址的特點，EA的求法，访存次数。（大題）
• 立即寻址：形式地址 A 就是操作数，指令执行阶段不访存，立即数為补码形式，可正可负。
• 直接寻址：EA = A，执行阶段访問一次存储器
• 隐含寻址：指令字中少了一种地址字段，可缩短指令字長。加法指令，操作数隐藏在ACC中。
• 一次间接寻址：有效地址EA住在形式地址A所指向的存储單元中。执行指令阶段2次访存。常用在子程序返回。
• 寄存器寻址：EA = Ri 有效地址即為寄存器编号，执行阶段不访存，只访問寄存器，执行速度快
• 寄存器间接寻址：EA = ( Ri ) 有效地址在寄存器中，执行阶段1次访存，常用在循环程序
• 基址寻址：EA = ( BR ) + A BR 為基址寄存器，BR 内容不变，形式地址 A 可变
• 变址寻址：EA = ( IX ) +A IX 為变址寄存器，IX 内容可变，形式地址 A 不变，常用在处理数组問題
• 相對寻址：EA = ( PC ) + A 广泛用于转移指令
重點四：RISC、CISC
題库中對应的习題
1、單地址指令中為了完毕两個数的算术运算，除地址码指明一种操作数外，另一种数采用（ ）方式
A、立即寻址 B、隐含寻址 C、间接寻址 D、基址寻址
2、假定指令中地址码所給出的是操作数的有效地址，则该指令采用（ ）寻址方式
A、立即 B、直接 C、基址 D、相對
3、寄存器寻址方式中，操作数处在（ ）中。
A、通用寄存器 B、主存 C、程序计数器 D、堆栈
4、偏移寻址通過将某個寄存器内容与一种形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（ ）
A、间接寻址 B、基址寻址 C、相對寻址 D、变址寻址
5、某指令系统指令長為8位，每一种地址码3位，用扩展操作码技术。若指令系统具有2条二地址指令，10条零地址指令，则最多有（）条一地址指令
A、20 B、14 C、10 D、6

6、如下几种寻址方式中，（）方式取操作数最快
A、直接寻址 B、寄存器寻址 C、相對寻址 D、变址寻址
7、（）方式便于数组的处理
A、间接寻址 B、变址寻址 C、相對寻址 D、基址寻址
8、设指令中的地址码為A，变址寄存器為X，基址寄存器為B，程序计数器為PC，则变址加间接寻址方式的操作数有效地址EA為（）
A、（X）+（A） B、（X+B） C、（（X）+A） D、（A）+（PC）
9、假设某条指令的一种操作数采用变址寻址方式，变址寄存器的内容為8H，指令中給出的形式地址為1200H，地址為1200H的内存單元中内容為12FCH，地址為12FCH的内存單元的内容為38B8H，则该操作数的有效地址為（）
A、1200H B、1208H C、12FCH D、38B8H
10、下列有关RISC的论述中，錯误的是（）
A、RISC普遍采用微程序控制器
B、RISC大多数指令在一种時钟周期内完毕
C、RISC的内部通用寄存器数量相對CISC多
D、RISC的指令数、寻址方式和指令格式种类相比CISC少
11、對于CISC机和RISC机，如下說法錯误的是（）
A、RISC机的指令条数比CISC机少
B、RISC机器的指令的平均字長比CISC机器指令的平均字長短
C、對大多数计算任务来說，RISC机器程序所用的指令条数比CISC机器少
D、RISC机器和CISC机器都在发展
12、基址寄存器的内容為3000H，变址寄存器的内容為02B0H，指令的地址码為002BH，程序计数器（寄存目前正在执行的指令的地址）的内容為4500H，且存储器内寄存的内容如下： 地址 内容
002BH 3500H
302BH 3500H
32B0H 5600H
32DBH 2800H
3500H 2600H
452BH 2500H
（1）若采用基址寻址方式，则取出的操作数是什么？
（3）若采用变址寻址（不考虑基址）方式，操作数的有效地址是什么？
（3）若采用立即寻址方式，取出的操作数是什么？
（4）若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？
（5）若相對寻址用于转移指令，则转移地址是多少？
13、假设指令字長為16位，操作数的地址码為6位，指令有零地址和一地址两种格式。（1）设操作码固定，零地址指令有512种，则一地址指令最多有几种？（2）采用扩展操作码技术，零地址指令有512种，则一地址指令最多有几种？

第八、九、拾章
重點一：CPU的功能与构造
CPU的构造：控制器、运算器、中断系统、寄存器
CPU的功能：指令控制、操作控制、時间控制、数据加工、处理中断
重點二：CPU中寄存器的作用
通用寄存器、数据寄存器、地址寄存器、状态寄存器
重點三：指令周期概念
指令周期：取出并执行一条指令所需的所有時间，即CPU完毕一条指令的時间。
重點四：影响流水线性能的原因
数据有关、构造有关、控制有关
重點五：计算流水线的加速比、吞吐率、效率（参照例8.1）

重點六：多级時序、控制方式（書本385～389页）
• 机器周期：以 访問一次存储器 的時间 為基准
• 将一种机器周期提成若干個時间相等的時间段（节拍、状态、時钟周期）
• 時钟周期是控制计算机操作的最小單位時间
• 一种指令周期包括若干個机器周期，一种机器周期包括若干個時钟周期
• 一种节拍的宽度恰好等于一种時钟周期
• CPU的控制方式分為同步控制、异步、联合、人工。同步控制中，每個机器周期中的节拍数（時钟周期）可以不等，這采用的是不定長的同步控制。
重點七：MIPS的计算
某计算机的CPU主频為8Mhz，每個机器周期平均含2個時钟周期，每条指令的指令周期平均含2.5個机器周期，试問该机的平均指令执行速度為多少MIPS？
解：由于主频為8MHz，因此時钟周期為1/8=0.125us，机器周期為0.125×2=0.25us，指令周期為0.625us。
平均指令执行速度為1/0.625=1.6MIPS
重點八：组合逻辑控制單元和微程序控制單元的特點和区别
重點九：微程序控制單元的基本构成
控制存储器（CM）：寄存所有微程序。
控存地址寄存器（CMAR）：寄存欲讀出的微指令地址。
控存数据寄存器（CMDR）：寄存從控制存储器讀出的微指令。
重點九：微指令的编码方式（直接编码、字段直接编码）
某机的微指令格式中，共有8個控制字段，每個字段可分别激活5，8，3，1种控制信号。分别采用直接编码和字段直接编码方式设计微指令的操作控制字段，并阐明两种方式的操作控制字段各取几位。
直接编码：所需位数為5+8+3+1=17位。（直接编码方式，所求的操作控制字段的總位数等于控制信号的總数）
字段直接编码：由于每個字段都需要一种空状态，因此每個字段可以激活的状态分别為6、9、4、2种。6种状态需要3位二進制表达。9种状态需要4位二進制表达。4种状态需要2位二進制表达。2种状态需要1位二進制表达。因此，所需位数為3+4+2+1=10位。
重點拾：微操作加节拍（大題类型）
題库中對应的习題：
1、某机的微指令格式若包括5個控制字段，每字段可分别激活5、8、3、1、7种控制信号，在采用字段直接编码方式设计中，操作控制字段共需（ ）位。
A、25 B、12 C、13 D、24
2、CPU是指（ ）。
A、运算器 B、控制器 C、运算器和控制器 D、运算器、控制器和主存
3、状态寄存器用来寄存（ ）。
A、算术运算成果 B、逻辑运算成果
C、运算类型 D、算术逻辑运算指令及测试指令的成果状态
4、控制器的功能是（ ）。
A、产生時序信号
B、從主存取出一条指令
C、完毕指令操作码译码
D、從主存取出指令，完毕指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。
5、指令周期是指（ ）
A、CPU從主存取出一条指令的時间
B、CPU执行一条指令的時间
C、CPU從主存取出一条指令加上执行這条指令的時间
D、時钟周期時间
6、從取指令開始到指令执行完毕所需的時间，称之為（ ）
A、時钟周期 B、机器周期 C、访存周期 D、指令周期
7、由于CPU内部操作的速度较快，而CPU访問一次存储器的時间较長，因此机器周期一般由（ ）来确定
A、指令周期 B、存取周期 C、间址周期 D、中断周期
8、以硬连线方式构成的控制器也称為（ ）
A、组合逻辑控制器 B、微程序控制器
C、存储逻辑控制器 D、运算器
9、微程序控制器的速度比硬布线控制器慢，重要是由于（ ）
A、增長了從磁盘存储器讀取微指令的時间
B、增長了從主存讀取微指令的時间
C、增長了從指令寄存器讀取微指令的時间
D、增長了從控制存储器讀取微指令的時间
10、微程序控制存储器属于（ ）的一部分
A、主存 B、外存 C、Cache D、CPU
11、微程序寄存在（ ）
A、控制存储器 B、RAM C、指令寄存器 D、内存储器
12、相對于微程序控制器，硬布线控制器的特點是（）
A、指令执行速度慢，指令功能的修改和扩展轻易
B、指令执行速度慢，指令功能的修改和扩展难
C、指令执行速度快，指令功能的修改和扩展轻易
D、指令执行速度快，指令功能的修改和扩展难
13、下列不會引起流水线阻塞的是（）
A、数据旁路 B、数据有关 C、条件转移 D、资源冲突
14、某CPU主频為1.03GHz，采用4级指令流水线，每個流水段的执行需要1個時钟周期，假设CPU执行了100条指令，在其执行過程中，没有发生任何流水线阻塞，此時流水线的吞吐率
A、0.25×109 条令/秒 B、0.97×109 条指令/秒
C、1.0×109 条令/秒 D、1.03×109 条指令/秒
15、假设指令流水线分取指、译码、执行、回写4個過程段，若有10条指令持续進入流水线無阻塞流水执行，则采用流水方式执行获得的加速比為（ ）。
A、4 B、3.08 C、10 D、3
16、微程序控制器中，控制部件向执行部件发出的某個控制信号称為（）
A、微程序 B、微指令 C、微操作 D、微命令
17、微地址是指微指令（）
A、在主存的存储位置 B、在堆栈的存储位置
C、在磁盘的存储位置 D、在控制存储器的存储位置
18、有关微指令的编码方式，下面论述對的的是（）
A、直接表达法和编码表达法不影响微指令的長度
B、一般状况下，直接表达法的微指令位数多
C、一般状况下，编码表达法的微指令位数多
D、都不對
19、设CPU内部采用非總线构造，每個机器周期包括3個节拍（T0、T1、T2）。（書本例9.1）
（1）写出取值周期的所有微操作和节拍安排。
（2）写出取数指令LDA M，存数指令STA　Ｍ，　加法指令　ADD M（M均為主存地址）在执行阶段所需的所有微操作和节拍安排。
（3）當上述指令均為间接寻址時，写出對应微操作和节拍安排。
（4）写出無条件转移指令JMP Y和成果為零则转指令BAZ Y 在执行阶段所需的所有微操作和节拍安排。
20、假设指令流水线分取指、译码、执行、回写四個過程，共有8条指令持续输入此流水线，假设時钟周期為100ns，求流水线的实际吞吐率及该流水线的加速比。