ARM微处理器硬件结构.ppt

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,中国矿业大学信息与电气工程学院,*,第,2,章,ARM,微处理器硬件结构,中国矿业大学信息与电气工程学院,中国矿业大学信息与电气工程学院,嵌入式处理器体系结构,按体系结构的不同可分为五大类,ARM,POWER PC,MIPS,X86,SH,系列,中国矿业大学信息与电气工程学院,第,2,章,ARM,微处理器硬件结构,2.0,什么是,ARM,2.0 CISC,和,RISC,技术,2.1,计算机体系结构分类,冯,诺依曼结构,哈佛结构,2.2 ARM,的版本及系列,2.3 ARM,处理器结构,2.4,存储系统机制,2.5,嵌入式系统的开发,中国矿业大学信息与电气工程学院,掌握冯,诺依曼体系结构和哈佛体系结构两种计算机体系结构及其区别。,了解,RISC,技术。,了解,ARM,定义、版本及处理器版本。,了解,ARM,处理器结构。,了解存储系统机制。,本章要求：,第,2,章,ARM,微处理器硬件结构,中国矿业大学信息与电气工程学院,2.0,什么是,ARM,ARM,是,Advanced RISC Machine,的缩写，它是一家微处理器行业的知名企业，该企业设计大量高性能、廉价、耗能低的,RISC,处理器。,1985,年第一个,ARM,原型在英国剑桥诞生。,公司的特点是只设计芯片，不生产芯片。,提供,ARM,技术知识产权（,IP,）核，将技术授权给世界上许多著名的半导体、软体和,OEM,厂商，并提供服务。,中国矿业大学信息与电气工程学院,2.0,什么是,ARM,有多个版本，除了一些,Unix,图形工作站之外，大多数,ARM,核心的处理器都是用在嵌入式领域。,ARM,既可以认为是一个公司的名字，也可认为是对一类微处理器的通称，还可以认为是一种技术的名字。,中国矿业大学信息与电气工程学院,中国矿业大学信息与电气工程学院,ARM Partnership Model,CISC,：,复杂指令集计算机（,Complex Instruction Set Computer,）,具有大量的指令和寻址方式,8/2,原则：,80%,的程序只使用,20%,的指令,大多数程序只使用少量的指令就能够运行。,RISC,：,精简指令集计算机（,Reduced Instruction Set Computer,）,在通道中只包含最有用的指令,确保数据通道快速执行每一条指令,使,CPU,硬件结构设计变得更为简单,2.0,CISC,和,RISC,技术,中国矿业大学信息与电气工程学院,RISC,体系结构特点：,指令集中的大多数指令只需要执行简单和基本的功能；,减少存储器访问指令；,芯片逻辑采用硬布线逻辑；,减少指令数和寻址方式,指令译码简化。,典型的高性能,RISC,处理器,MIPS,公司的,SGI:MIPS(1986),SUN,公司的,SPARC(1987),HP,公司的,PA-RISC,IBM,Motorola,公司的,PowerPC,DEC,、,Compac,公司的,Alpha AXP,IBM,的,RS6000(1990),第一台,Superscalar RISC,机,中国矿业大学信息与电气工程学院,CISC,与,RISC,的对比,类别,CISC,RISC,指令系统,指令数量很多,较少，通常少于,100,执行时间,有些指令执行时间很长，如整块的存储器内容拷贝；或将多个寄存器的内容拷贝到存贮器,没有较长执行时间的指令,编码长度,编码长度可变，,1-15,字节,编码长度固定，通常为,4,个字节,寻址方式,寻址方式多样,简单寻址,操作,可以对存储器和寄存器进行算术和逻辑操作,只能对寄存器进行算术和逻辑操作，,Load/Store,体系结构,编译,难以用优化编译器生成高效的目标代码程序,采用优化编译技术，生成高效的目标代码程序,中国矿业大学信息与电气工程学院,冯,诺依曼体系结构,2.1,计算机体系结构分类,哈佛体系结构,中国矿业大学信息与电气工程学院,冯,诺依曼体系结构模型,指令寄存器,控制器,数据通道,输入,输出,中央处理器,存储器,程序,指令,0,指令,1,指令,2,指令,3,指令,4,数据,数据,0,数据,1,数据,2,2.1,计算机体系结构分类,中国矿业大学信息与电气工程学院,1,）取指令（,Instruction Fetch),：,T,F,2,）指令译码（,Instruction Decode,）：,T,D,3,）执行指令（,Instruction Execute,）：,T,E,4,）存储（,Storage,）：,T,S,冯,诺依曼体系结构指令的执行周期,T,2.1,计算机体系结构分类,每条指令的执行周期：,T=T,F,+T,D,+T,E,+T,S,中国矿业大学信息与电气工程学院,1,）数据与指令都存储在存储器中,2,）被大多数计算机所采用,冯,诺依曼体系结构的特点,2.1,计算机体系结构分类,ARM7,冯,诺依曼体系结构,中国矿业大学信息与电气工程学院,指令寄存器,控制器,数据通道,输入,输出,中央处理器,程序存储器,指令,0,指令,1,指令,2,数据存储器,数据,0,数据,1,数据,2,地址,指令,地址,数据,哈佛体系结构,2.1,计算机体系结构分类,中国矿业大学信息与电气工程学院,1,）程序存储器与数据存储器分开,2,）提供了较大的存储器带宽,3,）适合于数字信号处理,4,）大多数,DSP,都是哈佛结构,ARM9,哈佛体系结构,哈佛体系结构的特点,2.1,计算机体系结构分类,中国矿业大学信息与电气工程学院,ARM,体系结构从最初开发到现在有了很大的改进，并仍在完善和发展。,2.2 ARM,的版本及系列,ARM,体系结构版本,为了清楚地表达每个,ARM,应用实例所使用的指令集，,ARM,公司定义了,6,种主要的,ARM,指令集体系结构版本，以版本号,V1V6,表示。,中国矿业大学信息与电气工程学院,该版架构只在原型机,ARM1,出现过，,只有,26,位的寻址空间,，没有用于商业产品。,其基本性能有：,基本的数据处理指令（无乘法）；,基于字节、半字和字的,Load/Store,指令；,转移指令，包括子程序调用及链接指令；,供操作系统使用的软件中断指令,SWI,；,寻址空间：,64MB,。,2.2 ARM,的版本及系列,ARM,体系结构版本,I,中国矿业大学信息与电气工程学院,该版架构对,V1,版进行了扩展，例如,ARM2,和,ARM3,（,V2a,架构）。包含了,对,32,位乘法指令和协处理器指令的支持,。,版本,2a,是版本,2,的变种，,ARM3,芯片采用了版本,2a,，是第一片采用片上,Cache,的,ARM,处理器,。同样为,26,位寻址空间，现已废弃不再使用。,2.2 ARM,的版本及系列,ARM,体系结构版本,II,中国矿业大学信息与电气工程学院,V2,版架构与版本,V1,相比，增加了以下功能：,乘法和乘加指令,；,支持协处理器操作指令,；,快速中断模式,；,SWP/SWPB,的最基本存储器与寄存器交换指令；,寻址空间：,64MB,2.2 ARM,的版本及系列,ARM,体系结构版本,II,中国矿业大学信息与电气工程学院,ARM,作为独立的公司，在,1990,年设计的第一个微处理器采用的版本,3,的,ARM6,。,它作为,IP,核、独立的处理器、具有片上高速缓存、,MMU,和写缓冲的集成,CPU,。,变种版本有,3G,和,3M,。版本,3G,是不与版本,2a,向前兼容的版本,3,，,版本,3M,引入了有符号和无符号数乘法和乘加指令,，这些指令产生全部,64,位结果。,V3,架构对,ARM,体系结构做了较大的改动,。,2.2 ARM,的版本及系列,ARM,体系结构版本,III,中国矿业大学信息与电气工程学院,寻址空间增至,32,位（,4GB,）,当前程序状态信息从原来的,R15,寄存器移到当前程序状态寄存器,CPSR,中（,C,urrent,P,rogram,S,tatus,R,egister,）；,增加程序状态保存寄存器,SPSR,（,Saved Program Status Register,）；,增加了两种异常模式，使操作系统代码可方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常；,增加了,MRS/MSR,指令，以访问新增的,CPSR/SPSR,寄存器；,增加了从异常处理返回的指令功能。,2.2 ARM,的版本及系列,ARM,体系结构版本,III,中国矿业大学信息与电气工程学院,V4,版架构在,V3,版上做了进一步扩充，,V4,版架构是目前应用最广的,ARM,体系结构,，,ARM7,、,ARM8,、,ARM9,和,StrongARM,都采用该架构。,V4,不再强制要求与,26,位地址空间兼容，而且明确了哪些指令会引起未定义指令异常。,2.2 ARM,的版本及系列,ARM,体系结构版本,IV,中国矿业大学信息与电气工程学院,符号化和非符号化半字及符号化字节的存,/,取指令；,增加了,T,变种，处理器可工作在,Thumb,状态，增加了,16,位,Thumb,指令集,；,完善了软件中断,SWI,指令的功能；,处理器系统模式引进特权方式时使用用户寄存器操作；,把一些未使用的指令空间捕获为未定义指令。,2.2 ARM,的版本及系列,ARM,体系结构版本,IV,中国矿业大学信息与电气工程学院,ARM,和,Thumb,指令,简介,ARM,处理器是基于精简指令集计算机,(RISC),原理设计的，指令集和相关译码机制较为简单。,ARM,体系结构在,V4,版中增加了,16,位,Thumb,指令集。,ARM,指令集效率高，但是代码密度低,;,Thumb,指令集具有较高的代码密度，却仍然保持,ARM,的大多数性能上的优势，它是,ARM,指令集的子集。,ARM7TDMI(-S),指令系统,ARM,指令集与,Thumb,指令集的关系,Thumb,指令集具有灵活、小巧的特点,ARM,指令集支持,ARM,核所有的特性，具有高效、快速的特点,ARM,和,Thumb,状态切换,所有的,ARM,指令都是可以有条件执行的，而,Thumb,指令仅有一条指令具备条件执行功能。,ARM,程序和,Thumb,程序可相互调用，相互之间的状态切换开销几乎为零。,进入,Thumb,状态,：当操作数寄存器的状态态位为,1,进入,ARM,状态,：当操作数寄存器的状态态位为,0,V5,版架构是在,V4,版基础上,增加了一些新的指令,，,ARM10,和,Xscale,都采用该版架构。,新增命令包括：,带链接和交换的转移,BLX,指令；,计数前导零,CLZ,指令；,BRK,中断指令；,2.2 ARM,的版本及系列,ARM,体系结构版本,V,中国矿业大学信息与电气工程学院,增加了数字信号处理指令（,V5TE,版）；,为协处理器增加更多可选择的指令；,改进了,ARM/Thumb,状态之间的切换效率；,E,增强型,DSP,指令集，包括全部算法操作和,16,位乘法操作；,J,支持新的,JAVA,，提供字节代码执行的硬件和优化软件加速功能。,2.2 ARM,的版本及系列,ARM,体系结构版本,V,中国矿业大学信息与电气工程学院,V6,版架构是,2001,年发布的，首先在,2002,年春季发布的,ARM11,处理器中使用。在降低耗电量的同时，还,强化了图形处理性能,。,通过追加有效进行多媒体处理的,SIMD,（,Single Instruction,，,Multiple Data,，单指令多数据）功能，将语音及图像的处理功能提高到原型机的,4,倍。,2.2 ARM,的版本及系列,ARM,体系结构版本,VI,中国矿业大学信息与电气工程学院,此架构在,V5,版基础上增加了以下功能：,Thumb,TM,：,35%,代码压缩；,DSP,扩充：高性能定点,DSP,功能；,Jazelle,TM,：,Java,性能优化，可提高,8,倍；,Media,扩充：音,/,视频性能优化，可提高,4,倍。,2.2 ARM,的版本及系列,ARM,体系结构版本,VI,中国矿业大学信息与电气工程学院,2.2 ARM,的版本及系列,ARM,体系结构版本,中国矿业大学信息与电气工程学院,ARM I,ARM II,ARM III,ARM IV,ARM V,ARM VI,ARM,公司开发了很多系列的,ARM,处理器核，目前最新的系列已经是,ARM11,。,ARM7,、,ARM9,、,ARM9E,和,ARM10,为,4,个通用处理器系列。,每个系列提供一套相对独特的性能来满足不同应用领域的需求。,2.2 ARM,的版本及系列,ARM,处理器系列,中国矿业大学信息与电气工程学院,ARM7,系列,ARM9,系列,ARM9E,系列,ARM10E,系列,ARM11,系列,SecurCore,系列,Intel,Xscale,系列,Intel,StrongARM,系列,2.2 ARM,的版本及系列,ARM,处理器系列,中国矿业大学信息与电气工程学院,低功耗的,32bitRISC,处理器，,冯,诺依曼体系结构,。极低的功耗，适合便携式产品。,具有嵌入式,ICE-RT,逻辑，调试开发方便。,能提供,0.9MIPS,的,三级流水线,结构；,代码密度高，兼容,16,位的,Thumb,指令集,；,广泛支持操作系统，包括,Windows CE,、,Linux,、,Palm OS,、,VxWorks,等；,指令系统与,ARM9,系列、,ARM9E,系列和,ARM10E,系列兼容，便于用户的产品升级换代；,主频最高可达,130MIPS,。,2.2 ARM,的版本及系列,ARM,处理器,ARM7,系列,主要应用于：工业控制、,Internet,设备、网络和调制解调器设备、移动电话等多种多媒体和嵌入式应用。,中国矿业大学信息与电气工程学院,包括六种类型：,ARM7TDMI,、,ARM7TDMI-S,、,ARM710T,、,ARM720T,、,ARM740T,、,ARM7EJ,；,ARM7TDMI,是目前最广泛的,32,位嵌入式,RISC,处理器，属低端,ARM,处理器核。,2.2 ARM,的版本及系列,ARM,处理器,ARM7TDMI,系列,ARM7 T D M I -S,ARM7TDMI,的可综合（,synthesizable,）版本（软核），对应用工程师来说其编程模型与,ARM7TDMI,一致；,嵌入式,Embedded-ICE,，支持片上断点和调试点；,支持,64,位乘法；,支持片上调试,Debug,；,支持高密度,16,位的压缩,Thumb,指令集,中国矿业大学信息与电气工程学院,ARM7,的产品线。,ARM7TDMI,：同时具备四个模块，当然用户也可选择其中的几个或一个。,ARM7TDMI-S,：软件与,ARM7TDMI,完全兼容，硬件预留功能扩展口。,ARM710T,：,ARM7TDMI+8K,Cache+MMU,，,Cache,：片内缓存，提高,CPU,性能，,MMU,：内存管理单元。,ARM740T,：,ARM7TDMI+8K,Cache+Protection,Unit,。,ARM720T,：,ARM7TDMI+8K,Cache+WinCE,Support,。,2.2 ARM,的版本及系列,ARM,处理器,ARM7TDMI,系列,中国矿业大学信息与电气工程学院,5,级流水线；,哈佛体系结构；,支持,32,位,ARM,指令集和,16,位,Thumb,指令集,。,全性能的,MMU,，支持,Windows CE,、,Linux,、,Palm OS,等多种主流嵌入式操作系统；,支持数据,Cache,和指令,Cache,，具有更高的指令和数据处理能力。,2.2 ARM,的版本及系列,ARM,处理器,ARM9,系列,主要应用于：无线设备、仪器仪表、安全系统、机顶盒、高端打印机、数码照相机和数码摄像机。,中国矿业大学信息与电气工程学院,支持,DSP,指令集；,5,级整数流水线，指令执行效率更高；,支持,32,位,ARM,指令集和,16,位,Thumb,指令集；,支持,VFP9,浮点处理协处理器；,全性能的,MMU,，支持,Windows CE,、,Linux,、,Palm OS,等多种主流嵌入式操作系统；,MPU,支持实时操作系统；,支持数据,Cache,和指令,Cache,；,主频最高可达,300MIPS,。,2.2 ARM,的版本及系列,ARM,处理器,ARM9E,系列,主要应用于：下一代无线设备、数字消费品、成像设备、工业控制、存储设备和网络设备等领域。,中国矿业大学信息与电气工程学院,与同等的,ARM9,比较，在同样的时钟频率下，性能提高了近,50%,，功耗极低；,支持,DSP,指令集；,6,级整数流水线，指令执行效率更高；,支持,32,位,ARM,指令集和,16,位,Thumb,指令集。,支持,VFP10,浮点处理协处理器。,全性能的,MMU,，支持,Windows CE,、,Linux,、,Palm OS,等多种主流嵌入式操作系统。,支持数据,Cache,和指令,Cache,；,主频最高可达,400MIPS,；,内嵌并行读,/,写操作部件。,2.2 ARM,的版本及系列,ARM,处理器,ARM10E,系列,主要应用于：下一代无线设备、数字消费品、成像设备、工业控制、通信和信息系统等领域。,中国矿业大学信息与电气工程学院,专为安全需要设计，提供了完善的,32,位,RISC,技术的安全解决方案；,灵活的保护单元，以确保操作系统和应用数据的安全。,采用软内核技术，防止外部对其进行扫描探测；,可集成用户自己的安全特性和其他协处理器。,2.2 ARM,的版本及系列,ARM,处理器,SecurCore,系列,主要应用于：对安全性要求较高的应用产品及应用系统，如电子商务、电子政务、电子银行业务、网络和认证系统等领域。,中国矿业大学信息与电气工程学院,2.2 ARM,的版本及系列,Intel,StrongARM,SA-1100,系列微处理器是采用,ARM,体系结构高度集成的,32,位,RISC,微处理器。,融合,Intel,公司的设计和处理技术以及,ARM,体系结构的电源效率，采用在软件上兼容,ARM V4,，同时兼具,Intel,技术优点。,ARM,处理器,StrongARM,系列,主要应用于：便携式通信产品和消费类电子产品。,基于,ARMv5TE,体系结构的解决方案，是一款全性能、高性价比、低功耗的处理器；,支持,16,位的,Thumb,指令和,DSP,指令集。,2.2 ARM,的版本及系列,ARM,处理器,Xscale,系列,已使用在：数字移动电话、个人数字助理和网络产品等场合。,中国矿业大学信息与电气工程学院,2.2 ARM,的版本及系列,ARM,系列总结,中国矿业大学信息与电气工程学院,中国矿业大学信息与电气工程学院,ARM7TDMI,4,T,1,支持,Halfword,和,signed,halfword,/byte,和,System mode,支持,Thumb,指令集,2,4,ARM9TDMI,ARM720T,ARM940T,改良的,ARM/Thumb,交互作用,以及,CLZ,指令,5,TE,Saturated,maths,DSP multiply-accumulate instructions,XScale,ARM1020E,ARM9E-S,ARM966E-S,3,早期的,ARMs,ARM9EJ-S,5,TEJ,ARM7EJ-S,ARM926EJ-S,Jazelle,支持,Java,字节码,6,ARM11,SIMD,2.2 ARM,的版本及系列,ARM,版本及系列总结,ARM7 TDMI,内核结构,基于精简指令集,RISC,结构，指令集和相关的译码机制相对简单,结构图，书,P32,，图,2-7,指令集包含,11,种基本类型,2,种类型：片上算术逻辑单元、桶式移位器和乘法器（在,31,个寄存器间执行）,3,种类型：指令控制数据（存储器和寄存器之间）,3,种类型：控制流程和特权级执行,3,种类型：控制外部的协处理器,SHARP,公司的,LH77790A,芯片,ARM7DI,CPU,Cache,LCD,控制器,总线控制器,PWM,82C54,计数器,/,定时器,16C450 UART,82C55,可编程外围接口,CPU,部分,JTAG,调试接口,中断,/,复位,控制部分,典型应用：,液晶显示系统,中国矿业大学信息与电气工程学院,SAMSUNG,公司,KS32C6200,芯片,ARM7TDMI,内核,Cache,（,2K,）,CPU,部分,并口接口,双通道,DMA,UART/SIO,中断,控制器,典型应用：,网络打印机,可编程方波发生器,存储器控制器,总线接口,定时器,看门狗定时器,Derasterizer,/shifter,显示屏,中国矿业大学信息与电气工程学院,ATMEL,公司的,AT91,芯片,ARM7TDMI,内核,ICE,接口,外部总线接口,片内存储器,典型应用：,工控系统,中国矿业大学信息与电气工程学院,CIRRUS,公司的,EP,系列芯片,ARM720T,内核,控制电路,DAI,：数字音频接口,LCD,控制器,存储器控制器,DC-DC,变换器（,PWM,）,27,位通用,I/O,动态可编程时钟,其它控制电路,典型应用：,音频系统,中国矿业大学信息与电气工程学院,带,Cache,的,ARM7TDMI,ARM710T,8K,统一的,cache,完整的内存管理单元（,mmu,），,支持虚拟地址和存储器保护,写缓冲,ARM720T,同,ARM710T，,但支持,WinCE,ARM740T,8K,统一的,cache,内存管理单元,写缓冲,ARM7TDMI,内核,地址,地址,数据读,AMBA,接口,写,缓冲,MMU,数据写,数据,ARM7xxT,控制,逻辑,Cache,AMBA,总线,接口,JTAG,和非,AMBA,信号,CP15,中国矿业大学信息与电气工程学院,高速缓存,（,Cache,）,1,、为什么采用高速缓存,微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。,2,、高速缓存的工作原理,高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。,CPU,高速缓存控制器,CACHE,主存,数据,数据,地址,2.3 ARM,处理器结构,从以下四个方面介绍：,ARM,和,Thumb,状态,RISC,技术,流水线技术,超标量执行,取指令 3,执行指令 3,二级流水,串行执行,取指令,取指令单元,完成,总有一个部件,空闲,指令预取,若,取指,和,执行,阶段时间上,完全重叠,指令周期,减半,速度提高 1 倍,执行指令,执行指令单元,完成,取指令 1,执行,指令 1,取,指令 2,执行,指令 2,取,指令 3,执行指令 3,取指令 2,执行指令 2,取指令 1,执行指令 1,2.3.3,流水线技术,中国矿业大学信息与电气工程学院,2.3.3,流水线技术,流水线,(Pipeline),技术：几个指令可以并行执行,提高了,CPU,的运行效率,内部信息流要求通畅流动,译码,取指,执行,add,译码,取指,执行,sub,译码,取指,执行,mov,时间,Add,Sub,mov,中国矿业大学信息与电气工程学院,流水线,(pipeline),是,Intel,首次在,486,芯片中开始使用的。,流水线的工作方式就象工业生产上的装配流水线。,指令流水线,为增加处理器指令流的速度，,ARM7,系列使用3级流水线,.,允许多个操作同时处理，比逐条指令执行要快。,PC,指向正被取指的指令，而非正在执行的指令,Fetch,Decode,Execute,从存储器中读取指令,解码指令,寄存器读（从寄存器,Bank）,移位及,ALU,操作,寄存器写（到寄存器,Bank,）,PC,PC,PC-4PC-2,PC-8PC-4,ARMThumb,中国矿业大学信息与电气工程学院,最佳流水线,该例中用,6,个时钟周期执行了,6,条指令,所有的操作都在寄存器中（单周期执行）,指令周期数,(CPI)=1,操作,周期,1 2 3 45 6,ADD,SUB,MOV,AND,ORR,EOR,CMP,RSB,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,中国矿业大学信息与电气工程学院,LDR,流水线举例,该例中，用,6,周期执行了,4,条指令,指令周期数,(CPI)=1.5,周期,操作,123456,ADD,SUB,LDR,MOV,AND,ORR,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Data,Writeback,Fetch,Decode,Execute,Fetch,Decode,Fetch,中国矿业大学信息与电气工程学院,缩短程序执行时间,中国矿业大学信息与电气工程学院,2.3.3,流水线技术,ARM,的流水线设计问题,：执行一段程序所需时间；,：执行该段程序的指令条数；,：执行每条指令的平均时钟周期数；,：处理器的时钟频率。,降低,CPI,提供时钟频率,解决流水线的相关问题,中国矿业大学信息与电气工程学院,2.3.3,流水线技术,ARM,的流水线设计问题,1,）流水线结构相关问题：,资源冲突导致,对数据通路访问的冲突,对寄存器访问的冲突,措施：,分离式指令,Cache,和数据,Cache,ALU,中采用独立的加法器完成地址计算,中国矿业大学信息与电气工程学院,解决流水线的相关问题,2.3.3,流水线技术,ARM,的流水线设计问题,2,）流水线数据相关问题：,当前指令需要之前指令执行的结果，而之前指令均在流水线中重叠执行。,写后读,写后写,读后写,措施：,定向技术：,将之前指令运算结果直接传递给后面需要的指令，不必写入寄存器。,流水线互锁技术：,通过编译器及汇编程序员修改来减少管道互锁的数量。,中国矿业大学信息与电气工程学院,解决流水线的相关问题,2.3.3,流水线技术,ARM,的流水线设计问题,3,）流水线控制相关问题：,流水线遇到分支指令和其他会改变,PC,值的指令,暂停分支指令之后的所有指令，直到分支指令确定了新的,PC,值为止。,措施：,引入延时分支：,直接跟在分支指令后面的指令被执行，保证流水线处于满的状态。,尽早计算分支转移成功时的,PC,值：,通过采用一个专用加法器计算分支的目标地址。,引入控制阻滞延时 （分支损失）,Instruction,Fetch,Shift+ALU,Memory,Access,Reg,Write,Reg,Read,Reg,Decode,FETCH,DECODE,EXECUTE,MEMORY,WRITE,ARM9TDMI,ARM or ThumbInst Decode,Reg,Select,Reg,Read,Shift,ALU,Reg,Write,Thumb,ARM,decompress,ARM decode,Instruction,Fetch,FETCH,DECODE,EXECUTE,ARM7TDMI,三级流水线,五级流水线,2.3.3,指令流水线,中国矿业大学信息与电气工程学院,指令,取指,移位+,ALU,寄存器,写,寄存器,读,寄存器,译码,FETCH,DECODE,EXECUTE,MEMORY,WRITE,ARM9TDMI,ARM,或,Thumb,指令解码,ARM10,指令地址,生成,移位,+ALU,数据,Cache,接口,寄存器,写,FETCH,DECODE,EXECUTE,MEMORY,WRITE,寄存器,读,+,结果,前向迁移,+,记分板,乘法,乘,加,协处理器,数据接口,分支,预测,指令,取指,ISSUE,寄存器,访问,数据+,分支地址,生成,ARM,或,Thumb,指令解码,协处理器,指令发出,五级流水线,2.3.3,指令流水线,六级流水线,中国矿业大学信息与电气工程学院,预取,（,Fetch,）,译码,（,Decode,）,执行,（,Execute,）,预取,（,Fetch,）,译码,（,Decode,）,执行,（,Execute,）,访存,（,Memory,）,写入,（,Write,）,预取,（,Fetch,）,译码,（,Decode,）,发送,（,Issue,）,预取,（,Fetch,）,预取,（,Fetch,）,执行,（,Execute,）,访存,（,Memory,）,写入,（,Write,）,译码（,Decode,）,发送,（,Issue,）,执行,（,Execute,）,转换,（,Snny,）,访存,（,Memory,）,写入,（,Write,）,ARM7,ARM9,ARM10,ARM11,ARM,的流水线技术,中国矿业大学信息与电气工程学院,2.3.4,超标量执行,超标量技术：,通过重复设置多套指令执行部件，同时处理并完成多条指令，实现并行操作来达到提高处理速度的目的。,控制,指令,1,寄存器,指令单元,指令单元,指令,2,中国矿业大学信息与电气工程学院,2.3.4,超标量执行,超标量技术：,超标量,CPU,采用多条流水线结构。,执行,1,取指,指令,译码,2,译码,1,执行,2,执行,1,取指,译码,2,译码,1,执行,2,流水线,1,流水线,2,数据回写,中国矿业大学信息与电气工程学院,2.4,存储系统机制,软件,嵌入式处理器,接口,接口,存储器,板级支持包,嵌入式操作系统,应用程序,输入,输出,硬 件,软 件,存放,程序,和,数据,ARM,体系中的存储空间,中国矿业大学信息与电气工程学院,2.4.1ARM,存储系统,ARM,体系使用单一的平板地址空间。,地址空间大小 个,8,位的字节。,其单元地址为无符号的,32,位数，范围为,0,ARM,体系的也可视为地址空间大小 个3,2位,的字。,其,单元地址为无符号的3,0位,数，范围为0,地址为,A,的字数据包括,A,，,A+1,，,A+2,，,A+3,中的,4,字节内容,ARM,体系的也可视为地址空间大小 个,16位,的半字。,其,单元地址为无符号的3,1位,数，范围为0,地址为,A,的字数据包括,A,，,A+1,中的,2,字节内容,ARM,处理器支持一下,6,种数据类型：,中国矿业大学信息与电气工程学院,2.4.1ARM,存储系统,8,位有符号和无符号字节；,16,位有符号和无符号半字；（,2,字节边界对齐）,32,位有符号和无符号字；（,4,字节边界对齐）,ARM,操作面向,32,位操作数，以字为单位对齐；,Thumb,操作面向,16,位操作数，以半字为单位对齐；,ARM,体系结构将存储器看作是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字数据，从第四个字节到第七个字节放置第二个存储的字数据，依次排列。,作为,32,位的微处理器，,ARM,体系结构所支持的最大寻址空间为,4GB,（,2,32,字节）。,ARM,体系结构的存储器格式,2.4.1 ARM,存储系统,中国矿业大学信息与电气工程学院,ARM,体系结构可以用两种方法存储字数据，称之为大端格式和小端格式。,大端格式,(big-endian),：字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中,中国矿业大学信息与电气工程学院,ARM,体系结构的存储器格式（大端）,2.4.1ARM,存储系统,小端格式,(little-endian),：与大端存储格式相反。低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。,中国矿业大学信息与电气工程学院,2.4.1ARM,存储系统,ARM,体系结构的存储器格式（小端）,ARM,可以用,little/big,endian,格式存取数据,.,r0=0 x11223344,STR r0,r1,LDRB r2,r1,r1=0 x00,Memory,3 2 1 0,0 1 2 3,Byte Lane,31,24,23,16,15,8,7,0,11,22,33,44,31,24,23,16,15,8,7,0,44,33,22,11,31,24,23,16,15,8,7,0,11,22,33,44,31,24,23,16,15,8,7,0,00,00,00,44,31,24,23,16,15,8,7,0,00,00,00,11,Little,endian,Big,endian,R2=0 x44,R2=0 x11,2.4.1ARM,存储系统,中国矿业大学信息与电气工程学院,2.4.2,高速缓冲存储器,cache,能够减少内存平均访问时间。,Cache,可以分为,统一,cache,和独立的,数据程序,cache,。,当,CPU,更新了,cache,的内容时，要将结果写回到主存中，可以采用,写通法,（,write-through,）和,写回法,（,write-back,）。,写通法是指,CPU,在执行写操作时，必须把数据同时写入,cache,和主存。采用写通法进行数据更新的,cache,称为写通,cache,。,写回法是指,CPU,在执行写操作时，被写的数据只写入,cache,不写入主存。仅当需要替换时，才把已经修改的,cache,块写回到主存中。采用写回法进行数据更新的,cache,称为写回,cache,。,当进行数据写操作时，,cache,分为两类,:,读操作分配,cache,和写操作分配,cache,。,对于读操作分配,cache,，当进行数据写操作时，如果,cache,未命中，只是简单地将数据写入主存中。主要在数据读取时，才进行,cache,内容预取。,对于写操作分配,cache,，当进行数据写操作时，如果,cache,未命中，,cache,系统将会进行,cache,内容预取，从主存中将相应的块读取到,cache,中相应的位置，并执行写操作，把数据写入到,cache,中。,2.4.3,存储管理单元,MMU,（,Memory Manage Unit,存储管理单元）在,CPU,和物理内存之间进行地址转换，将地址从逻辑空间映射到物理空间，这个转换过程一般称为内存映射。,MMU,主要完成以下工作：,（,1,）虚拟存储空间到物理存储空间的映射。,（,2,）存储器访问权限的控制。,（,3,）设置虚拟存储空间的缓冲的特性。,2.4.4,存储器系统的层次结构,在这种存储器分层结构中，上面一层的存储器作为下一层存储器的高速缓存。,CPU,寄存器就是,cache,的高速缓存，寄存器保存来自,cache,的字；,cache,又是内存层的高速缓存，从内存中提取数据送给,CPU,进行处理，并将,CPU,的处理结果返回到内存中；,内存又是主存储器的高速缓存，它将经常用到的数据从,Flash,等主存储器中提取出来，放到内存中，从而加快了,CPU,的运行效率。,嵌入式系统的主存储器容量是有限的，,磁盘、光盘或,CF,、,SD,卡等外部存储器用来保存大信息量的数据,。,在某些带有,分布式文件系统的嵌入式网络系统,中，外部存储器就作为其他系统中被存储数据的高速缓存。,中国矿业大学信息与电气工程学院,1,）按在系统中的地位分类,存储器部件的几种分类,主存储器（,Main Memory,），（内存、主存）,辅助存储器（,Auxiliary Memory,、,Secondary Memory,），（外存、辅存）,CPU,直接访问,速度快，用于存放系统软件、参数以及当前要运行的应用软件和数据、系统软件的部分软件。,速度慢，存放全部应用软件及剩余系统软件。,通过专门设备将数据先置于内存,中国矿业大学信息与电气工程学院,2,）按信息存取方式分类,2.4,存储系统机制,存储器部件的几种分类,随机存取存储器,RAM,只读存储器,ROM,Randomly Access M